9期中复习和习题2008级讲稿2010年9月8088基本概念8088微处理器内部结构8086/8088两个独立的工作部件:EU=ALU+执行CU+R阵列负责指令的译码和执行BIU=指令队列+地址∑+R阵列+总线CU负责与存储器或者I/O接口传送信息BIU和EU采用“流水线式”的非同步工作模式，使得总线控制逻辑和指令执行逻辑之间既互相独立又互相配合。8088微处理器基本功能地址线20位，存储器访问空间1MB，I/O访问64KB数据线内部寄存器16位，外部数据线8位（准16位微处理器）存储器与I/O端口独立编址中断系统复杂指令系统集可实现数据直接存取DMA工作方式§2微处理器8086/8088主要引脚功能8088微处理器信号引脚功能工作方式信号:MN/~MX地址锁存信号:ALE数据缓冲器方向信号:DT/~R地址线/数据线复用线：AD7-0地址线A19-A8储存器或I/O的选通信号：IO/~M读信号~RD写信号~WR§2微处理器8086/8088指令执行与总线关系MOVAL，[3000H]；从存储器读一个字节数EU译码，通知BIU执行一个“存储器读”总线周期；BIU的地址加法器得到20位内存地址码，在T1时刻输出到地址锁存器，进而在AB总线上保持A19~A0地址信号；同时BIU产生相关控制有效信号：M/IO=1，RD=0，WR=1，从存储器取得的字节数，经DB总线的D7~D0读入BIU，再传送给AL。OUT20H，AL；往接口写（输出）一个字节数EU译码，通知BIU执行一个“I/O写”总线周期；BIU把16位I/O地址码在T1时刻输出到地址锁存器，进而在AB总线上保持A15~A0地址信号；同时BIU产生相关控制有效信号：M/IO=0，RD=1，WR=0，AL的数据，经DB总线的D7~D0写到相应I/O地址的接口。§2微处理器8086/80888088总线周期8088总线周期类型复位总线周期存储器读总线周期存储器写总线周期I/O读总线周期I/O写总线周期中断响应周期DMA总线周期总线空闲周期,总线接口部件BIU对执行部件的等待。8088总线周期的要点存储器和I/O读写周期存储器和I/O读写周期是执行相关指令时产生的实现微处理器与存储器、I/O接口间的数据交换基本总线周期由4个时钟周期组成第1个时钟周期：用ALE锁存访问地址第2-3个时钟周期：用读写信号对存储器或I/O接口读写，用DT/R和DEN信号完成对数据总线的方向控制第4个时钟周期：恢复总线上的相关信号中断响应总线周期中断响应总线周期是产生可屏蔽中断请求时产生的实现中断控制器向微处理器发送中断类型号的过程由两个基本总线周期8时钟周期组成第1个总线周期完成对CPU中断响应INTA的确认第2个总线周期完成向CPU发送中断类型号§2微处理器8086/80888088总线周期的要点复位总线周期复位总线周期是由冷启动和复位信号产生的复位总线周期目标是将所有内部寄存器清零，代码段地址寄存器CS=FFFF，使系统处于复位后初始状态复位总线周期由四个时钟组成，要求复位信号宽度达到一定要求§2微处理器8086/8088存储器技术芯片容量、系统容量和系统空间芯片容量组成系统容量，8088存储器空间0—FFFFF系统空间是对访问空间设置8088系统中，中断向量表在0:0-0:3FF空间，是系统RAM区地址空间8088系统中，复位后首地址是FFFF:0，系统ROM区包括FFFF0的空间。存储器扩展电路位扩展：根据要求扩展同类芯片字扩展：根据要求扩展各类芯片片选地址译码方式全译码：总线上所有地址参加译码，地址空间唯一性部分译码：部分地址参加译码，地址空间会出现重叠§5存储器技术设计与实现8088总线与存储器电路结构容量设计空间设计电路设计存储技术设计实例确定由芯片到存储器系统组织的数量由2K*4RAM芯片设计4KBRAM系统由8K*8ROM芯片设计4KBROM系统根据系统规定的地址空间，设计存储系统电路RAM空间地址为2000-2fFFROM空间地址为F800-FFFF分析片选电路组织的存储系统空间E1E2E3CBA