刚学DSP不久，我和班上几个爱讨论的人就商量着这次科技节做点东西出来，大家一合计就有了个思路，我整理了一下，基本上就是这个样子。1.功能：通过对波谱滤波器的分析，提出了波谱滤波器组的优化算法，并在DSP实验系统中对算法进行了调试。验证了该算法的正确性。该算法使运算量大大减少，为设计实际系统提供了依据。2.重点：波谱分析；带通滤波器；算法；DSP3.设计思路滤波器是应按设备工业标准所要求的形式设计的。在该领域对滤波器特性的描述习惯上采用波谱分析的方法。所谓波谱是指信号波长和振幅（直径）的关系，对信号进行波谱分析实质就是进行频谱分析。传统的波谱分析是通过用模拟多组滤波器对传感器过来的信号进行滤波来完成的，由于模拟多路滤波器所需硬件复杂，故实现波谱分析的电路复杂而庞大，且可靠性及稳定性都无法保证。随着电子技术的发展，尤其是DSP技术的发展，用数字滤波器来实现波谱分析已成为可能。本文介绍的是课题研究中的一个优化算法,它是在用LabVIEW仿真验证算法有效性的基础上提出的用DSP实现数字滤波器组的算法。4.设计方法⑴．波谱分析及算法实现在设备中我们要求实现55通道的数字滤波器，且其频率特性有一定的关系：最高频段为299.525Hz--292.393Hz，最低频段为0.168Hz--0.164Hz，总的频段为300Hz，相邻两个带通滤波器谐振频率之比为5:2。让信号同时通过55个带通滤波器后记录输出，就得到信号的频谱分布图来，然后转换成波谱输出并显示。下面我们来分析频率并研究波谱分析算法。①首先进行频率分析：根据系统要求的频率特性，设最高一个滤波器的频率为f，则下一个滤波器的中心频率为f2(1/5)×−，再下一个频率为f2(2/5)×−，这样相邻第5个滤波器的中心频率就为f×1/2，即每隔5个滤波器频率就变化一倍。如将频道按5个一组划分，那么就可以将55个滤波器划分为十一组。如图１所示。据此我们就可以推出数字滤波器的频率关系并提出下面的优化算法，从而提高设备的整机性能。②优化算法的提出：假设系统中模拟信号的频率为Ω，则经模拟信号取样产生的数字序列的频率为ω，两者之间成线性关系[5]：ω＝ΩT，其中T是采样周期，且T＝1/fz。由关系式可知,如果采样频率依次减半，即按/2/4ssf→f→fsL的规律变化，则采样周期就会逐次加倍为T→2T→4TL，数字频率变为：ω→2ω→4ω...再设冲击响应h(n)的频谱为H(ejω)，需要说明的是：图３中的波谱示意图为最高５个带通滤波器的频率，图３(a)是采样频率为sf时,设计出的最高一组滤波器，作为最基础的滤波器；当采样频率变为sf/2时，频率轴被压缩为原来的一半，则最高一组滤波器的上下限频率及带宽均被压缩为原来的一半，所以只要通过频谱搬移就得到了第２组滤波器频谱，如图３(b)所示。依此类推，当采样频率为1/4sf,1/8sf,1/16sf…1/2n1s−f时,最高一组滤波器的频谱被搬移，依次得到第３组如图3（c））,第４组……第１１组滤波图３不同频段滤波器组的实现过程3③图1和图2两种算法的比较：设对信号的采样点数为N，则按照常规算法每个滤波器都需要对每个采样点进行计算，一次循环要进行55次计算，对N个采样点则需要N×55次运算。而优化算法因为只要设计5个不同的带通滤波器，所以一次循环第一组要计算N×5次，由于采用重抽样则下一组滤波器只需要（N/2）×5次，第三组滤波器只需（N/4）×5次，以此类推每一组滤波器的计算次数都仅是前一组滤波器计算次数的一半。所以总的计算次数N)这样看来优化后的算法次数仅是常规算法的18%，而且由于只设计了5个不同的带通滤波器，降低了滤波器设计的难度，可见算法的优越。⑵硬件电路设计硬件实现的主要流程是：信号经限幅、滤波后，送入DSP的A/D将其转换为数字信号，再实现滤波算法。结果通过CAN总线接口送入单片机显示。原理图如图4所示。现在说明各部分功能：首先，因DSP工作在3.3V的信号环境，为避免烧坏芯片，在信号送入DSP之前需加入电平转换电路，整个电路通过运放加电阻、电容来实现。其次，系统液晶显示部分采用的单片机是PIC18F258。另外要特别注意以下两部分。①本系统抗混叠滤波器分为模拟和数字两部分。在硬件中采用了由运放组成的4阶巴特沃斯滤波器，进行抗混叠滤波，可保证约12bits采样精度不发生混叠。在软件设计中，为了提高对信号的观测能力，依前面提到的55通道的频率规律，在55个数字滤波器设计中扩充了十个切比雪夫Ⅱ型低频抗混叠通道，使总通道数增加到了65个。数字滤波器的截止频率为150Hz。②DSP电路，它完成数据采集及波谱分析任务。系统选用的DSP芯片是TI的TMS320C2812，主要也考虑到它在课题其他算