时序电路设计描述时序电路设计描述时序电路设计描述时序电路设计描述时序电路设计描述时序电路设计描述时序电路设计描述时序电路设计描述时序电路设计描述时序电路设计描述时序电路设计描述时序电路设计描述时序电路设计描述时序电路设计描述时序电路设计描述时序电路设计描述时序电路设计描述LFSR结构LFSRLFSRmoduleLFSR_N_XOR1(clk,Reset,Y);parameterN=8;inputclk,Reset;output[N-1:0]Y;reg[N-1:0]Y;reg[31:0]Harray[2:32];wire[N-1:0]H;integerm;reg[N-1:0]LFSR_PS,LFSR_NS;always@(Reset)begin特征存储器初始化；endassignH=Harray[N];always@(posedgeclkornegedgeReset)if(~Reset)LFSR_PS=初值；elseLFSR_PS=LFSR_NS;always@(LFSR_PS)begin计算Feedback值；for(m=N-1;m>=1;m=m-1)if(H[m]==1’b1)LFSR_NS[m]=LFSR_PS[m-1]^Feedback;elseLFSR_NS[m]=LFSR_PS[m-1];LFSR_NS[0]=Feedback;endendmodule时序电路设计描述