系专业级班学号姓名……………………装……………………订……………………线……………………泉州师院电子信息科学与技术专业《数字电路》试卷题序一二三四五六七八九总成绩统分人成绩登分人一、填空（36分）1、人们在日常生活中习惯使用的数制是，而在数字电路中常用的数制是。2、将十六进制数（64）化成二进制数为、八进制为、十进制为。3、在数字逻辑电路中，三极管工作在、两种稳定状态。4、在设计组合逻辑电路时，一般根据设计要求，先列出。5、按逻辑功能分，触发器有、、、、五种。6、时序电路一般由两部分组成，一部分是电路，另一部分是电路。7、逻辑代数有、和三种基本逻辑运算。8、化简下列函数写成最简与或式2、3、二、试分析下图所示逻辑电路的功能（8%）AB三、试用与非门设计一个三输入端的组合逻辑电路，当三个输入端的信号电平相等(全部为高或者低)的时候，输出为高电平，否则输出为低电平。（8%）四、用数据选择器74LS151和适当的逻辑门实现函数（8%）输入输出使能G选择YWCBAH×××LHLLLLD0D0LLLHD1D1LLHLD2D2LLHHD3D3LHLLD4D4LHLHD5D5LHHLD6D6LLHHD7D7注：，表格中W带黑体的均为反五、试分析下图所示电路,写出它的驱动方程、状态方程、输出方程（8%）六、试用74Lvc161（功能表如下）四位二进制同步加法计数器和与非门构成七进制加法计数器，画出电路图（8%）输入输出清零预置使能时钟预置数据输入Q3Q2Q1Q0进位CRPECEPCETCPD3D2D1D0TCL××××××××LLLLLHL××↑D3D2D1D0D3D2D1D0#HHL××××××保持#HH×L×××××保持LHHHH↑××××计数#表格中带黑体的均为反七、试用上升沿触发的D触发器和门电路设计一个同步三进制减计数器。（8分）八、如图是用555定时器构成的压控振荡器，试求输入控制电压v1和振荡器频率之间的关系式。当v1升高时频率是升高还是降低？（8分）九、试分析下图电路的逻辑功能，写出输出逻辑函数式：8%