如果您无法下载资料，请参考说明：
1、部分资料下载需要金币，请确保您的账户上有足够的金币
2、已购买过的文档，再次下载不重复扣费
3、资料包下载后请先用软件解压，在使用对应软件打开
2025/3/6属性属性属性自定义程序包自定义程序包－例自定义程序包－例状态机状态机的基本要素状态机的分类Moore状态机结构框图Mealy状态机结构框图状态机的描述风格状态机的设计步骤状态机设计实例：存储控制器存储控制器状态转移图存储控制器的VHDL描述(1)存储控制器的VHDL描述(2)存储控制器的VHDL描述(3)存储控制器的VHDL描述(4)存储控制器的VHDL描述(5)生成语句(generate)ENDgenerate例－移位寄存器libraryieee;useieee.std_logic_1164.all;Beginq(0)<=d;dff1:dffportmap(q(0),cp,q(1));dff2:dffportmap(q(1),cp,q(2));dff3:dffportmap(q(2),cp,q(3));dff4:dffportmap(q(3),cp,q(4));dff5:dffportmap(q(4),cp,q(5));dff6:dffportmap(q(5),cp,q(6));dff7:dffportmap(q(6),cp,q(7));dff8:dffportmap(q(7),cp,q(8));d0<=q(8);Endstructure;Beginq(0)<=d;foriin0to7generatedffportmap(q(i),cp,q(i+1));endgenerate;d0<=q(8);Endstructure;VHDL中的重载子程序重载例packagebodyexampleisfunctionmax(i1,i2:std_logic_vector)returnstd_logic_vectoris;variabletmp:std_logic_vector(i1’range);beginif(i1>i2)thentmp:=i1;elsetmp:=i2;endif;return(tmp);endmax;functionmax(i1,i2:integer)returnintegeris;variabletmp:integer;beginif(i1>i2)thentmp:=i1;elsetmp:=i2;endif;return(tmp);endmax;endexample;libraryieee;useieee.std_logic_1164.all;usework.example.all;属性状态机的设计步骤存储控制器的VHDL描述(2)存储控制器的VHDL描述(5)generate例－移位寄存器Beginq(0)<=d;foriin0to7generatedffportmap(q(i),cp,q(i+1));endgenerate;d0<=q(8);Endstructure;
立即下载
