会计学9S12的A/D模块(mókuài)主要特性转换完毕(wánbì)中断转换队列长度1-8（或1-16）不间断转换模式多通道扫描AD口。ATD子系统输入或通用输入引脚。复位后默认为通用I/O输入引脚并且只能做输入对应于两个独立(dúlì)的ATD模块：ATDm(m=0或1)。VDDA（59）、VSSA（62）：A/D模块提供电源。实验板上，VDDA接到VCC，VSSA接到GND。单独的供电引脚，可以不受其他模块的影响。VRH（60）、VRL（61）：A/D转换模块的参考高电压和参考低电压。模拟输入信号的电压值在VRH---VRL之间才能得到(dédào)正确的转换结果VRH应大于VRL，且VRH和VRL应在VDDA-VSSA之间。AN6/PAD6-AN0/PAD0（51-57）：模拟量输入通道6-0，通用数字输入端口。不可以被用作外部触发引脚。AN7/ETRIG/PAD7（58）：模拟量输入通道7，通用数字输入端口。它也可以被配置为A/D转换的外部触发引脚。寄存器控制(kòngzhì)寄存器2—ATDCTL2控制(kòngzhì)寄存器2—ATDCTL2控制(kòngzhì)寄存器2—ATDCTL2控制(kòngzhì)寄存器3—ATDCTL3控制(kòngzhì)寄存器3—ATDCTL3控制(kòngzhì)寄存器3—ATDCTL3控制(kòngzhì)寄存器4—ATDCTL4控制(kòngzhì)寄存器4—ATDCTL4控制(kòngzhì)寄存器4—ATDCTL4控制(kòngzhì)寄存器5—ATDCTL5/控制(kòngzhì)寄存器5—ATDCTL5控制(kòngzhì)寄存器5—ATDCTL5状态(zhuàngtài)寄存器0—ATDSTAT0状态(zhuàngtài)寄存器0—ATDSTAT0状态(zhuàngtài)寄存器0—ATDSTAT0状态(zhuàngtài)寄存器1—ATDSTAT1输入(shūrù)允许寄存器--ATDDIEN数字(shùzì)输入寄存器PORTAD/A/D转换(zhuǎnhuàn)结果寄存器—ATDDRxA/D模块的中断(zhōngduàn)系统利用MCU的ATD模块(mókuài)进行AD转换实验。ATD通道0接电位器，通过通道0采集模拟量。unsignedintresult;voidmain(void){EnableInterrupts;ATD0CTL2=0x80;//使能AD，正常清除(qīngchú)标志,不使用外部触发ATD0CTL3=0x08;//只转换一个通道ATD0CTL4=0x25;//10位精度，12分频ATD0CTL5=0xb0;//右对齐，无符号，扫描模式，使用通道0for(;;){while(!ATD0STAT0_SCF);//等待当前队列转换完成result=ATD0DR0;//读结果寄存器中的值以便使用ATD0STAT0_SCF=1;//清除(qīngchú)队列完成标志/*以下是其他代码*/}}练习(liànxí)精品(jīnɡpǐn)课件！精品(jīnɡpǐn)课件！谢谢(xièxie)！感谢您的观看(guānkàn)！内容(nèiróng)总结