SystemC仿真进程加速处理阵列研究的中期报告本文主要报道了一项关于SystemC仿真进程加速处理阵列研究的中期成果。该研究旨在提高SystemC仿真器的性能，在多核处理器上使用并行处理技术来加速仿真进程。为此，我们设计了一种新型的处理阵列架构，该架构可以通过动态调整仿真任务的分配来实现负载平衡，并通过可扩展性和前瞻性设计，可以在未来不断进行升级。在本阶段的研究中，我们首先搭建了一个原型系统，以验证我们的思路和技术方案。该系统包括一个4个处理器的处理阵列和实现负载平衡的任务调度器。在该系统上进行的实验表明，与传统的SystemC仿真器相比，我们的处理阵列系统可以大幅度提高仿真器的性能和效率，同时还能有效地处理输入数据量的变化。我们进一步进行了对系统的优化和改进。我们将处理阵列扩展到了8个处理器，并优化了任务调度算法，以实现更好的负载均衡和更高的并行度。实验结果表明，我们的优化方案进一步提高了仿真器的性能和效率，同时还增强了处理阵列的可扩展性和前瞻性。总之，该研究为SystemC仿真器的性能提升和加速器设计提供了一个新的思路和方案，可以为未来的系统仿真器研究提供有价值的借鉴。