6GSPS并行数据采集系统硬件设计的中期报告一、项目概述本项目旨在设计一种6GSPS并行数据采集系统硬件，该系统可用于高速信号处理、实时数字信号处理、高速成像、数据记录和控制等。二、方案设计1.系统框架设计本系统采用了FPGA并行采集方案，系统框架主要包括FPGA、ADC芯片、FPGA与PC的数据传输模块、FPGA与外设的控制模块等。2.系统主要模块设计(1)FPGA模块设计FPGA芯片主要用于采集导出的模拟信号，可提供高速数据流和实时计算数据能力。本系统选用XilinxVirtexUltraScale系列FPGA，并使用Vivado软件设计工具进行FPGA的设计和验证。(2)ADC芯片采样模块设计ADC芯片采样模块应为并行结构，能够同时采集多路信号。本系统采用ADI公司的高速ADC芯片进行数据采集，以满足6GSPS数据采集需求。(3)数据存储模块设计本系统采用DDR4内存作为数据存储器，以提供大容量数据存储能力。本系统采用QDRIISRAM芯片作为缓存，以增强系统数据丢失风险的可靠性。(4)数据传输模块设计FPGA与PC之间通过高速传输协议进行数据传输，以实现高速数据传输。本系统采用PCIe3.0总线作为FPGA与PC之间的数据传输通道。(5)控制模块设计本系统采用PS部分控制FPGA的方式，实现了对FPGA、ADC等硬件的控制。同时，还通过FPGA实现对外设的控制。三、预期成果完成FPGA原理图设计和PCB布局设计。并进行电路板样板的制作和测试，保证系统性能和硬件稳定性。最终，完整的6GSPS并行数据采集系统将交付给用户。四、进展情况本项目目前已完成FPGA模块、ADC模块和DDR4存储器的原理图设计。同时，已完成PCB布局设计和电路板样板的制作。下一步，将进行电路板测试。