UWB系统中高速LDPC码译码器的实现的中期报告本项目旨在研究实现在超宽带（UWB）通信中使用的高速低密度奇偶校验（LDPC）编码器和译码器。目前已经完成了LDPC码的生成矩阵的设计和搭建，同时在FPGA硬件平台上实现了基于初始计算图（TannerGraph）的译码器。实现LDPC码生成矩阵的关键是要满足如下几个准则：高校、自适应、能保持低密度。我们采用了随机方法，通过在一定的规则下随意构架矩阵，去掉一部分无规则排布的列和行，最后达到所需的效果。在LDPC码的解码器实现上，我们使用了基于Tanner图的迭代消息传递算法（SPA）。在这个算法中，我们使用了浮点数进行数据的存储和计算，并通过手工编写Verilog代码实现了基础的LDPC译码器。在硬件平台上的测试结果表明，我们的实现可以支持高速解码，同时保持了良好的解码正确率。接下来的工作将会着重研究如何优化我们的实现，以进一步提高LDPC码在UWB通信系统中的性能和实用性。我们将会尝试采用更加高效和可靠的方法实现LDPC码的译码器，从而满足实际应用中对高速和低延迟的要求。