可配置的Viterbi译码器的FPGA实现的任务书任务:设计和实现一个可配置的Viterbi译码器，以便在FPGA平台上运行。该译码器应当支持不同长度的约束长度，多种多项式生成函数和分支度数等不同参数配置，以满足不同应用场景的需求。要求:1.设计和实现一个可分配约束长度和生成函数的Viterbi译码器。2.设计并实现一个可调节分支度数的Viterbi译码器，以适配不同处理器实现。3.实现应该可编程和可重构，以便支持各种配置。4.实现一个适当的编码器和译码器验证，以保证设计符合标准。5.在FPGA平台上测试译码器的性能和可靠性，以保证其实时性和稳定性。任务指导:1.学习Viterbi译码算法和技术的原理和底层实现。2.设计和实现可配置的Viterbi译码器。3.功能测试和调试代码，并使用模拟环境测试和仿真，以确保设计满足性能和可靠性要求。4.结果分析和记录，撰写项目报告，用于记录设计过程和结果。所需材料:1.Viterbi译码器的技术文献和相关教程。2.FPGA开发工具和硬件模拟器。3.需要的其他软件工具和算法库。