会计学数码管显示(xiǎnshì)原理数码管的段码和位码举例(jǔlì)：位码和段码LED数码管显示(xiǎnshì)控制电路（1）LED静态(jìngtài)显示控制电路数码管静态显示方式的优点(yōudiǎn)是连线简单，软件编程简单。缺点是需要耗费大量的IO端口资源。CPLD/FPGA驱动LED静态显示(xiǎnshì)译码程序architectureaofdisplayisbeginprocess(data)begincasedatais--gfedcbawhen"0000"=>seg<="0111111";--0when"0001"=>seg<="0000110";--1when"0010"=>seg<="1011011";--2when"0011"=>seg<="1001111";--3when"0100"=>seg<="1100110";--4when"0101"=>seg<="1101101";--5when"0110"=>seg<="1111101";--6when"0111"=>seg<="0000111";--7when"1000"=>seg<="1111111";--8when"1001"=>seg<="1100111";--9when"1010"=>seg<="1110111";--Awhen"1011"=>seg<="1111100";--bwhen"1100"=>seg<="0111001";--cwhen"1101"=>seg<="1011110";--dwhen"1110"=>seg<="1111001";--Ewhen"1111"=>seg<="1110001";--Fwhenothers=>seg<="0000000";--全灭endcase;endprocess;enda;仿真(fǎnɡzhēn)结果静态显示(xiǎnshì)应用举例：电路(diànlù)模块键盘(jiànpán)扫描译码模块程序（1）键盘扫描译码模块(mókuài)程序（2）keyscan程序(chéngxù)：architectureaofkeyscanisbeginprocess(clk10hz)--100msbeginif(clk10hz'eventandclk10hz='1')thenif(key1='0')thenkeyvalue<=1;--输出(shūchū)键值1elsif(key2='0')thenkeyvalue<=2;--输出(shūchū)键值2elsif(key3='0')thenkeyvalue<=3;--输出(shūchū)键值3elsif(key4='0')thenkeyvalue<=4;--输出(shūchū)键值4elsekeyvalue<=0;--输出(shūchū)键值0endif;endif;endprocess;enda;display程序(chéngxù)：（2）LED动态显示控制电路N个LED数码管以动态方式显示(xiǎnshì)时，需要8+N个IO口线。其中8个IO口线用作输出段码，N个IO口线输出位码。实现方法是依次点亮各个LED数码管，轮流向各个数码管送出段码和位码，循环进行显示(xiǎnshì)。一个数码管显示(xiǎnshì)之后下一个数码管马上显示(xiǎnshì)，利用人眼的视觉暂留特性，得到多个数码管同时显示(xiǎnshì)的效果。采用数码管的动态显示(xiǎnshì)方式，数码管的扫描频率的快慢控制相当重要。扫描频率太慢，会产生数码管逐个显示(xiǎnshì)的效果。扫描频率太快也不好，会造成数码管的亮度不够，因为数码管需要一定的时间才能达到一定的亮度。通常扫描频率为1KHz（即数码管显示(xiǎnshì)1ms）可以达到满意的效果。动态显示电路(diànlù)框图如上图所示，为LED动态显示顶层原理图。由fdiv分频模块，cnt计数模块和dispdec显示译码模块三个模块组成。输入为：sysclk：50MHz系统时钟。d0~d7：8个显示数据(shùjù)，分别显示在8个数码管上。输出为：SEG【6..0】：7位段码输出。SCAN【7..0】：8位位码输出，每一位分别控制一个数码管的点亮。CPLD/FPGA驱动(qūdònɡ)LED动态显示程序architectureaofdispdecissignaldata:std_logic_vector(3downto0);beginprocess(qcnt,d0,d1,d2,d3,d4,d5,d6,d7)begincaseqcntis--根据计数值，输出相应的位码，并设置要显示(xiǎ