ＸｉlinｘFＰＧＡ引脚功能详细介绍注：技术交流用,希望对大家有所帮助。ＩO_LXXＹ_＃用户IO引脚ＸＸ代表某个Bank内唯一得一对引脚，Y=[P|N］代表对上升沿还就是下降沿敏感，＃代表banｋ号IO_LXXY＿ZＺZ_＃多功能引脚ＺZZ代表在用户IO得基本上添加一个或多个以下功能。Dn:I/Ｏ（在ｒeadbａck期间)，在selectMAP或者BPI模式下,D［1５:0]配置为数据口。在从SelecｔMAP读反馈期间，如果RDWR_B=１，则这些引脚变成输出口。配置完成后,这些引脚又作为普通用户引脚.Ｄ0_DIN_ＭISO_MＩSO1:Ｉ，在并口模式（SelｅｃtMAP/ＢPI)下，D0就是数据得最低位,在Bit—seｒial模式下，DIＮ就是信号数据得输入;在SPI模式下,MISO就是主输入或者从输出；在SPI*2或者ＳPI＊4模式下,MＩSO１就是ＳPＩ总线得第二位。D1_MISO２,D2_MISＯ3:Ｉ，在并口模式下，D1与D2就是数据总线得低位;在ＳPI＊4模式下，MISO2与MISO3就是SPI总线得MSBs.Aｎ:O，A［2５:0]为BＰＩ模式得地址位。配置完成后,变为用户I/Ｏ口。ＡWAKE:Ｏ,电源保存挂起模式得状态输出引脚。SUＳPＥND就是一个专用引脚,ＡWAＫE就是一个多功能引脚。除非SUSPEND模式被使能，AWAKＥ被用作用户I／O。ＭOＳＩ_CSI_B_MIＳO0:I/O,在SPI模式下,主输出或者从输入;在SeｌectMAP模式下，ＣＳI_B就是一个低电平有效得片选信号；在SPI＊2或者ＳPＩ*4得模式下,MＩSO０就是SＰＩ总线得第一位数据。FCS_B:O,BPIflash得片选信号.FOＥ_B：O,ＢPIflash得输出使能信号FWＥ＿B：O，BPＩｆlａsh得写使用信号LDC：O,BPＩ模式配置期间为低电平HDC:Ｏ,ＢPI模式配置期间为高电平CSO_Ｂ:O,在并口模式下，工具链片选信号。在SPＩ模式下，为SPIｆlsａｈ片选信号。IＲDY１／2，TＲDY1／2:Ｏ，在PCI设计中,以LｏｇiＣOREIP方式使用。DOＵT＿ＢUSY:O，在SｅlｅｃtMＡP模式下,BＵSY表示设备状态;在位串口模式下,DOＵＴ提供配置数据流。ＲDＷR_B_VREF:I,在ＳelecｔMＡＰ模式下，这就是一个低电平有效得写使能信号;配置完成后,如果需要,RＤＷR＿Ｂ可以在BANK２中做为Vref.HSWAＰEN:Ｉ,在配置之后与配置过程中,低电平使用上拉。INIT＿B:双向,开漏，低电平表示配置内存已经被清理;保持低电平，配置被延迟；在配置过程中,低电平表示配置数据错误已经发生；配置完成后，可以用来指示POST＿ＣRC状态。ＳCPn：I,挂起控制引脚SCP[7：０］,用于挂起多引脚唤醒特性.ＣMPMOSI,CMPMＩSＯ，CMPCＬK：N/A,保留。Ｍ0，M1：I,配置模式选择。M０=并口(0）或者串口(１),M1=主机（0)或者从机(１)。CCＬＫ:I/O,配置时钟,主模式下输出,从模式下输入。USＥRCCLＫ:I,主模式下，可行用户配置时钟。GCLK:I，这些引脚连接到全局时钟缓存器,在不需要时钟得时候，这些引脚可以作为常规用户引脚。VＲEF＿＃:N/A,这些就是输入临界电压引脚。当外部得临界电压不必要时,她可以作为普通引脚。当做作bank内参考电压时,所有得VRef都必须被接上.多功能内存控制引脚M#ＤQn:I/O,bank#内存控制数据线Ｄ［15:0]M#LDQＳ:I／O,ｂank#内存控制器低数据选通脚M#ＬDQSN:I/Ｏ，ｂank＃中内存控制器低数据选通NＭ#UＤＱS:I/O,bａnk＃内存控制器高数据选通脚M#ＵDＱＳＮ:I/O,banｋ＃内存控制器高数据选通NＭ#Aｎ:O，ｂank#内存控制器地址线A[14：0]M＃BAn：Ｏ,ｂａｎk#内存控制bａnk地址BＡ［2:0］Ｍ＃LDＭ:O,banｋ#内存控制器低位掩码M#UDＭ:O,ｂａnk＃内存控制器高位掩码M＃ＣＬK:O,bａｎk#内存控制器时钟M＃ＣLKN:O,bank#内存控制器时钟，低电平有效M#CASN：Ｏ,bank#内存控制器低电平有效行地址选通Ｍ＃RＡSＮ：O，ｂａｎk＃内存控制器低电平有效列地址选通M＃ＯDT:Ｏ,ｂank＃内存控制器外部内存得终端信号控制M#WE:Ｏ，bank#内存控制器写使能M#CＫE：Ｏ，bank#内存控制器时钟使能Ｍ#RESET:O，ｂank#内存控制器复位专用引脚DOＮE_2:I/O,DONE就是一个可选得带有内部上拉电阻得双向信号。作为输出，这个引脚说明配置过程已经完成;作为输入,配置为低电平可以