一、在vivado中设置modelsim（即第三方仿真工具）的安装路径。在vivado菜单中选择“Tools”——>“Options...”，选择“General”选项卡，将滚动条拉倒最底部，在“QuestaSim/ModelSiminstallpath”栏中输入或选择modelsim工具的安装路径，如图1所示。图1设置modelsim的安装路径二、器件库编译。首先，在modelsim安装路径中新建一个名为vivado2014_lib的文件夹（路径和文件名可改），如图2所示。图2在modelsim安装路径下新建vivado2014_lib文件夹接着选择vivado菜单“Tools”——>“CompileSimulationLibraries...”命令，如图3所示。图3选择“CompileSimulationLibraries...”命令在弹出的对话框中设置器件库编译参数，仿真工具“Simulator”选为ModelSim，语言“Language”、库“Library”、器件家族“Family”都为默认设置All（当然也可以根据自己的需求进行设置），然后在“Compiledlibrarylocation”栏设置编译器件库的路径，这里选前面新建的vivado2014_lib文件夹，此外在“Simulatorexecutablepath”栏设置modelsim执行文件的路径，其他参数默认，如图4所示。图4设置器件库编译参数设置好参数后点击“Compile”按钮开始器件库的编译。图5所示为正在编译器件库的过程中。器件库编译结束后给出编译报告，从报告中看出0个警告和0个错误，如图6所示。图5正在编译器件库的过程中图6器件库编译结束后产生编译报告打开modelsim安装路径下的vivado2014_lib文件夹，便可以看到已经产生了器件库，如图7所示。图7已在vivado2014_lib文件夹中生成器件库三、在vivado中关联了modelsim软件和编译器件库之后，就可以在vivado中调用modelsim软件对设计进行仿真了。不过，在对每一个新建的工程设计进行仿真时需要进行一些设置。选择vivado菜单“Flow”——>“SimulationSettings...”命令或点击流程向导中选择“SimulationSettings...”命令，分别如图8和图9所示。图8从菜单选择“SimulationSettings...”命令图9从流程向导中选择“SimulationSettings...”命令在弹出的对话框中，设置仿真工具为modelsim、仿真语言为verilog或VHDL或混合，当设计中用到vivado中自带的仿真工具时，还要指定器件库的路径，如图10所示。关于仿真的其他参数在这里就不作介绍了。图10设置仿真参数设置好仿真参数后，如果设计文件和仿真文件也准备好，那么就可以开始对设计的功能进行仿真了。选择菜单“Flow”——>“RunSimulation”——>选相应的仿真类型或点击流程向导中的“RunSimulation”——>选相应的仿真类型进行仿真，如图11所示。图11选择相应的仿真类型进行仿真