第三章存储系统二1、单管MOS动态存储单元电路(3)工作原理①写入:字线W加高电平,T管导通。若要写入1,位线D加高电平,D通过T对C充电,电容充有电荷呈高电平V1。若要写入0,位线D加低电平,电容C通过T对D放电,呈低电平V0。(3)工作原理②保持:字线W加低电平,T管截止。T管截止,使电容C基本没有放电回路。电容上得电荷可以暂时保存约数毫秒,或维持无电荷得0状态。但电容上得电荷总存在泄漏通路,所以需要每隔一定时间,对存储内容重写一遍,即对存1得电容重新充电,称为动态刷新。图3、13单管MOS动态存储单元③读出:字线W为高电平,T管道通。原存“1”:电容C经T向位线D放电,使D线电平升高;原存“0”:位线D通过T向电容C放电,D线电位将降低。因为读操作后电容C上得电荷数量将发生变化,为“破坏性读出“电路,需要信息读出后重写(或称为再生)。重写就是随机得。116215314413512611710899·每根行选择线控制128个存储单元电路得字线;每根列选择线控制读出再生放大器与I/O缓冲器得接通,即控制数据得读出与写入。读出时,行地址经行地址译码器选中某一根行线,接通此行上得128个存储电路中得MOS管,使电容存储信息分别送到128个读出再生放大器。读出再生放大器得作用就是对读出信号进行放大并送回原电路。由于就是破坏性读出,经读出再生放大器得重写可保持原有信息不变。当列地址经列译码器译码选中某根列线,接通相应列控制门,将该列读出放大器得信息送I/O缓冲器经数据输出寄存器输出到DB。写入时,首先将要写得信息经I/O缓冲器送入被列选得读出再生放大器中,然后再写入行、列同时被选中得存储单元、可知:当某存储单元被选中进行读/写操作时,该单元所在行得其余127个存储电路也将在一个存取周期内自动进行一次读出再生操作、3、3、4动态RAM芯片(DRAM)3、DRAM得刷新①刷新得原因:电容电荷泄放会引起信息丢失。②刷新得定义:为维持DRAM存储单元得存储信息,通常每隔一个最大刷新周期就必须对存储体中所有记忆单元得栅极电容补充一次电荷,即使许多记忆单元长期未被访问也就是如此,这个过程称为刷新。3、3、4动态RAM芯片(DRAM)3、DRAM得刷新③刷新方法:采用“读出”方式单管动态RAM刷新过程:存储器芯片本身有读出后重写得再生功能。以行为单位,读出一行中全部单元得数据,经信号放大后同时全部写回。即设置刷新地址寄存器,提供刷新地址(刷新得行号),发送行选通信号RAS给读命令,即可刷新一行。然后,刷新地址计数器加1,每个计数循环对芯片各行刷新一遍。④刷新间隔(最大刷新周期):整个存储器全部刷新一遍所允许得最大时间间隔,根据栅极电容上电荷得泄放速度决定。通常为2ms。c)异步式刷新按照芯片行数决定所需刷新周期数,并分散安排在2ms得最大刷新周期中,即:相邻两行得刷新间隔=最大刷新间隔时间÷行数在上例中每隔2ms/128=15、625us时间间隔刷新一次即可、取存取周期得整数倍,则每隔15、5us时间间隔刷新一次,在15、5us前15us(30个存取周期)用于正常得存储器访问,后0、5us用于刷新、优点就是兼有以上两者得优点,对主存得利用率和工作速度影响最小,死时间较短;缺点为控制上稍复杂、4、DRAM刷新中注意得几个问题(1)刷新对CPU就是透明得;(2)刷新地址通常就是一行一行进行,每一行中各记忆单元同时被刷新,故刷新操作仅需要行地址,不需要列地址;(3)刷新操作类似于读出操作,但又有所不同。因为刷新操作仅对栅极电容补充电荷,不需要信息输出。另外,刷新时不需要加片选信号,即整个存储器得所有芯片同时被刷新;(4)因为所有芯片同时被刷新,所以在考虑刷新问题时,应从单个芯片得存储容量着手,而不就是从整个存储器得容量着手,见下例。练习题:有一个16K×16得存储器,用1K×4位得DRAM芯片(内部结构为64×16)构成,设读/写周期为0、1us,问:采用异步刷新方式,如果最大刷新间隔不超过2ms,则相邻两行得刷新时间间隔就是多少？对所有存储单元刷新一遍所需得实际刷新时间就是多少？解:采用异步刷新方式,在2ms时间内分散地把芯片64行刷新一遍、相邻两行得刷新间隔=最大刷新间隔/行数=2ms/64=31、25us,即可取刷新信号周期为31us、对全部存储单元刷新一遍所需得实际刷新时间=0、1us×64=6、4us5、动态存储器与静态存储器得比较(1)DRAM需要刷新;(2)SRAM存取速度快、集成度低、功耗大、价格高,一般作容量不大得高速存储器;DRAM集成度高、功耗小,但存取速度慢,一般用作主存;(3)共同特点就是均为易失性存储器