Thursday,November18,2010窗体顶端基于IEEE1801(UPF)标准的低功耗设计实现流程Low-powerImplementationFlowBasedIEEE1801(UPF)郭军,廖水清,张剑景华为通信技术有限公司jguo@huawei.comliaoshuiqing@huawei.comzhangjianjing@huawei.comAbstractPowerconsumptionisbecominganincreasinglyimportantaspectofASICdesign.Thereareseveraldifferentapproachesthatcanbeusedtoreducepower.However,itisimportanttousetheselow-powertechnologymoreeffectivelyinICdesignimplementationandverificationflow.Inourlatestlow-powerchip,wecompletedfullimplementationandverificationflowfromRTLtoGDSIIsuccessfullyandeffectivelybyadoptingIEEE1801UnifiedPowerFormat(UPF).ThispaperwillfocusonUPFapplicationindesignimplementationwithSynopsyslowpowersolution.Itwillhighlightthathowtodescribeourlow-powerintentusingUPFandhowtocompletethedesignflow.Thispaperfirstillustratescurrentlow-powermethodologyandUPF’sconcept.Then,itdiscussedUPFapplicationindetail.Finally,itgivesourconclusion.Keywords:IEEE1801,UPF,Low-Power,Shut-Down,PowerGating,Isolation,IC-Compiler摘要目前除了时序和面积，功耗已经成为集成电路设计中日益关注的因素。当前有很多种降低功耗的方法，为了在设计实现流程中更加有效的利用各种低功耗的设计方法，我们在最近一款芯片的设计实现以及验证流程中，使用了基于IEEE1801标准UnifiedPowerFormat（UPF）的完整技术，成功的完成了从RTL到GDSII的全部过程，并且芯片制造回来成功的完成了测试。本文就其中的设计实现部分进行了详细探讨，重点介绍如何用UPF把我们的低功耗意图描述出来以及如何用Synopsys工具实现整个流程，希望给大家以启发。本文先介绍目前常用的低功耗设计的一些方法特别是用power-gating的方法来控制静态功耗以及UPF的实现方法，然后阐述UPF在我们设计流程中的应用，并在介绍中引入了一些我们的设计经验，最后给出我们的结论。关键字：IEEE1801,UPF，低功耗,电源关断，Power-Gating,Isolation,IC-Compiler1.简介1.1深亚微米设计面临的挑战随着工艺特征尺寸的缩小以及复杂度的提高，IC设计面临了很多挑战：速度越来越高，面积不断增大，噪声现象更加严重等。其中，功耗问题尤为突出，工艺进入130nm以下节点后，单位面积上的功耗密度急剧上升，已经达到封装、散热、以及底层设备所能支持的极限。随着工艺进一步达到90nm以下，漏电流呈指数级增加（如图１所示），在某些65nm设计中，漏电流已经和动态电流一样大，曾经可以忽略的静态功耗成为功耗的主要部分。功耗已成为继传统二维要素(速度、面积)之后的第三维要素。图1:静态功耗与工艺特征尺寸的关系另外，目前飞速发展的手持电子设备市场，为了增强自身产品的竞争力，也对低功耗提出了越来越高的要求；其次散热问题、可靠性问题也要求IC的功耗越小越好；最后全球都在倡导绿色环保科技理念，保护环境，节约能源。这些都要求IC设计时必须采用低功耗技术，以有效应对这些挑战。1.2目前低功耗设计常用的方法如图２所示，影响功耗的因素有电压、漏电流、工作频率、有效电容等。可以通过降低工作电压、减少翻转负载以及降低电路翻转率等来降低动态功耗；通过减少工作电压以及减少漏图2:影响功耗的因素电流来降低静态功耗。当前，业界采用了各种方法来降低芯片的动态功耗和静态功耗。如图3所示，传统的低功耗技术有时钟关断（Clock-Gating），多域值电压库（Multi-thresho