集成电路计算机辅助设计集成电路制造与版图基础集成电路设计与制造的主要流程框架设计创意+仿真验证集成电路设计芯片加工：从版图到裸片所设计的版图加工后得到的实际芯片版图内容提要大家有疑问的，可以询问和交流一、双极集成电路工艺的基本流程实现选择性掺杂的三道基本工序实现选择性掺杂的三道基本工序实现选择性掺杂的三道基本工序按照制造器件的结构不同可以分为：双极型：由电子和空穴这两种极性的载流子作为在有源区中运载电流的工具。MOS型：PMOS工艺、NMOS工艺、CMOS工艺BiCMOS集成电路：双极与MOS混合集成电路按照MOS的栅电极的不同可以分为：铝栅工艺、硅栅工艺（CMOS制造中的主流工艺）按照CMOS工艺的不同可以分为：P阱工艺、N阱工艺、双阱工艺制备NPN晶体管的工艺流程制备NPN晶体管的工艺流程制备NPN晶体管的工艺流程制备NPN晶体管的工艺流程制备NPN晶体管的工艺流程制备NPN晶体管的工艺流程IC管芯中的特殊问题衬底硅片(P型)外延生长N型硅隔离氧化隔离光刻隔离扩散IC管芯中的特殊问题IC管芯中的特殊问题PN结隔离双极IC工艺基本流程PN结隔离双极IC中的NPN晶体管双极IC的工艺流程是按照构成NPN晶体管设计的。在构造NPN晶体管的同时，生成IC中的其他元器件。下面是一种典型的NPN晶体管结构。1.其他NPN晶体管结构2.电阻：R＝Rs×L/WRs称为方块电阻，可以由工艺控制。3.电容：可以采用两种结构类型。MOS结构PN结电容结构(Metal-Oxide-Semiconductor)二、双极IC中的基本元器件5.横向PNP晶体管6.纵向PNP晶体管(注意：其集电区即为衬底材料，与隔离墙相连)说明：版图中只采用了NPN晶体管、二极管和电阻。小结：集成化线路的特点(以双极IC为例)(1)IC中制备大容量的电容比较困难，高阻值电阻精度差，因此放大电路中多以差分对为基本单元，同时采用恒流源、有源负载等电路结构。(2)双极IC工艺流程是围绕如何使NPN晶体管具有最佳特性安排的，在这同时形成其他元器件。因此双极IC中PNP晶体管特性比NPN晶体管特性差得多，例如PNP晶体管的电流放大系数只有几到20左右。一般情况下尽量少用PNP晶体管。如果需要特性好的PNP晶体管，就要增加工艺流程。二、双极IC中的基本元器件三、CMOS集成电路工艺流程三、CMOS集成电路工艺流程三、CMOS集成电路工艺流程三、CMOS集成电路工艺流程三、CMOS集成电路工艺流程三、CMOS集成电路工艺流程三、CMOS集成电路工艺流程版图概念版图的层加工过程中的非理想因素制版光刻的分辨率问题多层版的套准问题表面不平整问题流水中的扩散和刻蚀问题梯度效应解决办法厂家提供的设计规则(topologicaldesignrule)，确保完成设计功能和一定的芯片成品率，除个别情况外，设计者必须遵循设计者的设计准则(‘rule’forperformance)，用以提高电路的某些性能，如匹配，抗干扰，速度等四、集成电路版图设计规则基本定义(Definition)上华0.6umDPDMCMOS工艺设计规则NwellR=R□•(L-Ld)/(W-Wd)R□=996欧姆Ld=1.443uWd=0.162u温度系数：-3.04E-03/度电压系数：-4.36E-03/V集成电路计算机辅助设计IC版图设计工具L-Edit工艺流程与版图流程的对照工艺流程与版图流程的对照工艺流程与版图流程的对照工艺流程与版图流程的对照工艺流程与版图流程的对照工艺流程与版图流程的对照工艺流程与版图流程的对照Tanner集成电路设计工具简介L-Edit版图编辑器的用户界面L-Edit版图编辑器的用户界面L-Edit版图编辑器的用户界面L-Edit版图编辑器的用户界面使用L-Edit进行版图设计的参考步骤版图绘制演示1L-Edit版图设计工具的特点设计的等级构造绘图对象例化体例化体例化体演示2DRC设计规则检查DRC设计规则检查版图的提取LVSLVSCIF、GDSII简介演示3Cadence公司为IC设计者提供了丰富的设计工具，包括：数字系统模拟工具Verilog-XL；电路图设计工具Composer；电路模拟工具AnalogArtist；射频模拟工具SpectreRF；版图编辑器VirtuosoLayout；布局布线工具Preview；版图验证工具Diva、Dracula等Cadence的启动库的建立文件的建立EditLayersEditLayersEditLayerslayout完成后所需作的验证如下：DRC(DesignRuleCheck)：对IC的layout作几何空间的检查以确保电路能够被特定的工艺所实现。ER