会计学电路的输出状态不仅取决于当时的输入(shūrù)信号，而且与电路原来的状态有关，当输入(shūrù)信号消失后，电路状态仍维持不变。这种具有存贮记忆功能的电路称为时序逻辑电路。特点(tèdiǎn)：1.有两个稳定状态“0”态和“1”态(双稳态触发器)；2.能根据输入信号将触发器置成“0”或“1”态；3.输入信号消失后，被置成的“0”或“1”态能保存下来，即具有记忆功能。第一节基本(jīběn)RS触发器两互补(hùbǔ)输出端二、功能分析1.状态表触发器输出(shūchū)与输入的逻辑关系设原态为“0”态0设原态为“1”态1设原态为“1”态&简化(jiǎnhuà)的基本R－S触发器状态表前面介绍的基本RS触发器是由R、S端的输入信号直接控制的，在实际工作(gōngzuò)中，触发器的工作(gōngzuò)状态不仅要由输入端的信号来决定，而且还要求触发器按一定的节拍翻转，为此，需要加入一个时钟控制端CP，只有在CP端上出现时钟脉冲时，触发器的状态才能变化。具有时钟脉冲控制的触发器称为时钟触发器，又称同步触发器(简称钟控触发器)。一、同步(tóngbù)RS触发器当CP=0时当CP=1时当CP=1时11表10-3同步(tóngbù)RS触发器功能表二、同步(tóngbù)D触发器在CP=0时，G3、G4被封锁，都输出1，触发器保持原状态不变，不受D端输入信号的控制。在CP=1时，G3、G4解除封锁，可接收(jiēshōu)D端输入的信号。如D=1时，=0，触发器翻到1状态，即Qn+1=1，如D=0时，=1，触发器翻到0状态，即Qn+1=0。由此可列出表10-4所示同步D触发器的特性表。三、同步(tóngbù)JK触发器1、电路组成2.功能分析四、同步(tóngbù)触发器存在的问题(2)振荡(zhèndàng)现象第三节边沿(biānyán)触发器例10-1：图10-9所示为维持阻塞D触发器的时钟脉冲CP和D端输入信号(xìnhào)的波形，试画出触发器输出Q和的波形。设触发器的初始状态为Q=0。二、边沿(biānyán)JK触发器第十章结束(jiéshù)！第十一章时序(shíxù)逻辑电路计数器是用来累计(lèijì)时钟脉冲（CP脉冲）个数的时序逻辑部件。它是数字系统中用途最广泛的基本部件之一，几乎在各种数字系统中都有计数器。一、概念(gàiniàn)及分类三、集成(jíchénɡ)异步计数器74LS290S9(1）、S9(2)称为置“9”端，R0(1)、R0(2)称为置“0”端2.任意（N）进制计数器利用一片(yīpiàn)74LS290集成计数器芯片，可构成二进制到十进制之间任意进制的计数器。74LS290构成二进制、五进制和十进制计数器十进制计数器:将Q0与CP1相连(xiānɡlián)，CP0作时钟输入端，Q3～Q0作输出端，则为8421BCD码十进制计数器。将Q3与CP0相连(xiānɡlián)，CP1作时钟输入端，从高位到低位的输出为Q0Q3Q2Q1时，则构成5421BCD码十进制计数器第三节寄存器一、单向(dānxiànɡ)移位寄存器/二、双向移位(yíwèi)寄存器第十一章结束(jiéshù)！第十二章555定时(dìnɡshí)电路第一节555定时器一、555定时器分类(fēnlèi)二、555定时器的电路(diànlù)组成555定时(dìnɡshí)电路表12-1单时基双极型国产(guóchǎn)5G555定时器功能第十二章结束(jiéshù)！第十三章数/模和模/数转换(zhuǎnhuàn)模数与数模转换器是计算机与外部设备的重要(zhòngyào)接口,也是数字测量和数字控制系统的重要(zhòngyào)部件。第一节数/模转换(zhuǎnhuàn)图13-1所示是D/A转换器的输入、输出关系框图，D0～Dn-1是输入的n位二进制数，vo是与输入二进制数成比例的输出电压。图13-2所示是一个输入为3位二进制数时D/A转换器的转换特性，它具体(jùtǐ)而形象地反映了D/A转换器的基本功能。第二节模/数转换(zhuǎnhuàn)A/D转换分为采样(cǎiyànɡ)、保持、量化和编码四步完成课程(kèchéng)结束！感谢您的观看(guānkàn)。