单片机毕业设计开题报告单片机毕业设计开题报告单片机毕业设计开题报告用单片机及有关电子元件设计的倒计时器类型很多，也有较多的实用电路参考。但具体电路结构要根据应用范围来进行有针对性的设计。应做到电路实用，结构简单，成本低廉，方便使用,定型稳的标准。应具有较强的可操作性。本设计方案是对单片机倒计时器的一个起草，若有不成熟的地方，请各位老师指导，多谢.本电路的设计在马玉利老师的精心指导下,经过了反复的修改，纠正了不成熟的的设计方案，设计的书写格式上，也得到马老师指点,可以说没有马玉利老师的指导,我是完不成该毕业设计的。在此我表示衷心的谢意。2.2.1主要性能参数与MCS-51产品指令系统完全兼容4KB可反复擦写Flash闪速存储器1000次擦写周期时钟频率范围：0Hz-24MHz3级加密程序存储器128*8B内部RAM32个可编程I/O接口线2个16位定时/计数器6个中断源可编程串行UART通道低功耗空闲和掉电模式2.2。2功能特性概述AT89C51提供以下标准功能：4KB的Flash闪速存储器，128B内部RAM，32个I/O接口线，两个16位定时/计数器,一个5向量两级中断结构，一个全双工串行通信口，片内振荡器及时钟电路。同时，AT89C51可降至0Hz的静态逻辑操作，并支持两种软件可选的节电工作模式。空闲方式停止CPU的工作，但允许RAM、定时/计数器、串行通信口及中断系统继续工作。掉电方式保存RAM中的内容，但振荡器停止工作并禁止其他所有部件工作直到下一个硬件复位。2.2。3引脚功能如图2—4所示AT89C51芯片引脚图VCC:供电电压.GND：接地。P0口：P0口为一个8位漏级开路双向I/O口，每脚可吸收8TTL门电流。当P1口的管脚第一次写1时，被定义为高阻输入。P0能够用于外部程序数据存储器，它可以被定义为数据/地址的第八位。在FIASH编程时，P0口作为原码输入口，当FIASH进行校验时，P0输出原码，此时P0外部必须被拉高.P1口:P1口是一个内部提供上拉电阻的8位双向I/O口，P1口缓冲器能接收输出4TTL门电流。P1口管脚写入1后,被内部上拉为高，可用作输入,P1口被外部下拉为低电平时,将输出电流，这是由于内部上拉的缘故。在FLASH编程和校验时，P1口作为第八位地址接收。P2口：P2口为一个内部上拉电阻的8位双向I/O口，P2口缓冲器可接收,输出4个TTL门电流，当P2口被写“1”时,其管脚被内部上拉电阻拉高，且作为输入。并因此作为输入时，P2口的管脚被外部拉低，将输出电流。这是由于内部上拉的缘故。P2口当用于外部程序存储器或16位地址外部数据存储器进行存取时，P2口输出地址的高八位。在给出地址“1”时,它利用内部上拉优势，当对外部八位地址数据存储器进行读写时，P2口输出其特殊功能寄存器的内容。P2口在FLASH编程和校验时接收高八位地址信号和控制信号。P3口：P3口管脚是8个带内部上拉电阻的双向I/O口,可接收输出4个TTL门电流。当P3口写入“1”后,它们被内部上拉为高电平，并用作输入。作为输入，由于外部下拉为低电平，P3口将输出电流（ILL）这是由于上拉的缘故。P3口也可作为AT89C51的一些特殊功能口，如下表所示：P3.0RXD（串行输入口)P3.1TXD（串行输出口）P3。2/INT0（外部中断0）P3.3/INT1（外部中断1)P3.4T0(记时器0外部输入）P3。5T1（记时器1外部输入）P3.6/WR（外部数据存储器写选通）P3.7/RD(外部数据存储器读选通）P3口同时为闪烁编程和编程校验接收一些控制信号。2.1。2单片机发展概况单片机诞生于20世纪70年代。所谓单片机是利用大规模集成电路技术把中央处理单元（CenterProcessingUnit，CPU)和数据存储器、程序存储器及其I/O通信口集成在一块芯片上,构成一个最小的计算机系统，而现代的单片机则加上了中断单元、定时单元及A/D转换等更复杂、更完善的电路,使得单片机的功能越来越强大,应用更广泛。20世纪70年代,微电子技术正处于发展阶段,集成电路属于中规模发展时期,各种新材料新工艺尚未成熟，单片机仍处在初级的发展阶段,元件集成规模还比较小,功能比较简单，一般均把CPU、RAM，有的还包括了一些简单的I/O口集成到芯片上，像Farichild公司就属于这一类型,它还需配上外围的其他处理电路才构成完整的计算系统。类似的单片机还有Zilog公司的Z80处理器。1976年Inter公司推出了MCS-48单片机，这个时期的单片机才是真正的8位单片微型计算机，并推向市场。它以体积小、功能全、价格低赢得了广泛的应用，为单片机的发展奠定了基础，成为单片机发展史上重要的里程碑。在MCS—48的带领下，其后，各半导体公