第页（）数字系统设计基础实验报告实验名称：1.组合电路设计___2.失序电路设计___3.计数器的设计___4.原理图设计加法器学号：___08093342______姓名：___姚伟_______班级:__计科09-1班_____老师：________中国矿业大学计算机学院2011年10月27日实验一：组合电路的设计实验目的熟悉QuartusⅡ的VHDL文本设计流程全过程，学习简单组合电路的设计、仿真和硬件测试。实验任务任务1：利用QuartusⅡ完成2选1多路选择器的文本编辑输入和仿真测试等步骤，得出仿真波形。最后在试验系统上进行硬件测试，验证本项设计的功能。任务2：将此多路选择器看成是一个元件mux21a，利用元件例化语句描述电路图，并将此文件放在同一目录中。对于任务中的例子分别进行编译、综合、仿真，并对其仿真波形作出分析说明。实验过程新建一个文件夹，取名CNT10。输入源程序。文件存盘，文件名为cnt10，扩展名为.vhd。创建工程，按照老师要求对软件进行设置。进行失序仿真，得到仿真图形。实验程序任务1：entityCNT10ISport(a,b,s:inbit;y:outbit);endentityCNT10;architectureoneofCNT10isbeginprocess(a,b,s)ifs='0'theny<=a;elsey<=b;endif;endprocess;endarchitectureone;任务2：LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYMUXKISPORT(s0,s1:inSTD_LOGIC;a1,a2,a3:inSTD_LOGIC;outy:outSTD_LOGIC);ENDENTITYMUXK;ARCHITECTUREdoubleOFMUXKISSIGNALtmpout,tmp:STD_LOGIC;BEGINu1:PROCESS(s0,a2,a3,tmp)BEGINIFs0='0'thentmp<=a2;elsetmp<=a3;ENDIF;ENDPROCESSu1;u2:PROCESS(s1,a1,tmp,tmpout)BEGINIFs1='0'thentmpout<=a1;elsetmpout<=tmp;ENDIF;ENDPROCESSu2;outy<=tmpout;ENDARCHITECTUREdouble;实验结果任务1：任务2：实验体会在课堂上对于“EDA与VHDL”这门课的用处及用法一直一知半解，课上对于一些编程也是学的很模糊，因为学习过模拟电路与数字电路，所以总认为器件仿真要用电脑模拟器件或者直接用实物，但是通过本次实验对QuartusⅡ的初步接触，了解了其功能的强大。通过实验我初步掌握了软件的使用技巧，对下节课的实验打下了很好的基本功。实验二：时序电路设计实验目的熟悉QuartusⅡ的VHDL文本设计过程，学习简单时序电路的设计、仿真和测试。实验任务任务1：设计触发器，给出程序设计、软件编译、仿真分析、硬件测试及详细实验过程。任务2：设计锁存器，同样给出程序设计、软件编译、仿真分析、硬件测试及详细实验过程。实验过程新建一个文件夹，取名second。输入源程序。文件存盘，文件名为second，扩展名为.vhd。创建工程，按照老师要求对软件进行设置。进行失序仿真，得到仿真图形。实验程序任务1：libraryieee;useieee.std_logic_1164.all;entitysecondisport(clk,d:instd_logic;q:outstd_logic);end;architecturebhvofsecondissignalq1:std_logic;beginprocess(clk,q1)beginifclk'eventandclk='1'thenq1<=d;endif;endprocess;q<=q1;endbhv;任务2：libraryieee;useieee.std_logic_1164.all;entitysuocunisport(clk,d:instd_logic;q:outstd_logic);end;architecturebhvofsuocunisbeginprocess(clk,d)beginifclk='1'thenq<=d;endif;endprocess;end;实验结果任务1：任务2：