微机原理及其应用_第3章.ppt
上传人:qw****27 上传时间:2024-09-12 格式:PPT 页数:81 大小:2MB 金币:15 举报 版权申诉
预览加载中,请您耐心等待几秒...

微机原理及其应用_第3章.ppt

微机原理及其应用_第3章.ppt

预览

免费试读已结束,剩余 71 页请下载文档后查看

15 金币

下载此文档

如果您无法下载资料,请参考说明:

1、部分资料下载需要金币,请确保您的账户上有足够的金币

2、已购买过的文档,再次下载不重复扣费

3、资料包下载后请先用软件解压,在使用对应软件打开

第3章存储器概述了解存储器的工作原理和外部特性3.1概述计算机中的存储器由两部分组成,一类是位于“主机”内部的存储器,简称“主存”,这类存储器的主要特征是CPU可以按地址直接访问其中的任何一个单元;现代计算机在“主存”和CPU之间增设了容量小、速度快的“高速缓冲存储器”(Cache)。在这样的系统中,Cache和“主存”构成“内存”。在没有Cache的系统中,“主存”也称作“内存”。CPU运行时连续地从内存中取出程序中的指令并加以执行,程序执行过程中的数据也可利用存储器保存起来。计算机每完成一条指令,至少有一次要访问内存。计算机中的另一类存储器是辅助存储器,也称为外部存储器,简称“辅存”或“外存”。外存目前主要采用磁表面存储和光存储器件,例如常见的磁带、磁盘、光盘存储器。它们通过专用接口电路与计算机“主机”相连接,相当于一台外部设备。辅存的重要特征是CPU只能以“块”为单位访问这类存储器,在电源关闭后,辅存中的信息仍然可以长期保存。实际上存储系统是快慢搭配,具有层次结构的,如下图所示。衡量存储器的指标主要有三个:容量、速度和价格/位一般来说,速度高的存储器,价格/位也高,因此容量不会太大。相对而言,内存容量小、速度快,外存容量很大、速度慢,如:CD光盘可达650MB(1MB=1024KB)DVD光盘达4.7GB(1GB=1024MB)硬盘已达几百GB至几TB(1TB=1024GB)3.1.1半导体存储器的分类半导体存储器3.1.2半导体存储器的组成1.存储体2.译码驱动电路(1)单译码方式Ap-1(2)双译码方式A0在半导体存储器芯片中,常采用字结构方式,即将存储单元的8位都集成在一块芯片内,如Intel2764EPROM、Intel6264RAM其存储容量均为8K×8bit;也有芯片采用位结构方式,即集成的只是各存储单元的一位或几位,如Intel2614ARAM、Intel2114RAM,其存储容量分别为64K×1bit和1K×4bit。3.控制逻辑3.1.3半导体存储器芯片的性能指标2.存取时间(3)功耗4.电源3.2随机存取存储器RAM图3.5六管静态RAM基本存储电路特点:2.2114SRAM图3.6中,将4096存储位(1024×4=4096bit)排成一个64×64的存储矩阵。芯片内部采用两级译码,分为列选和行选,其中A4~A9用于行译码,可选择64行中的任一行;A0~A3用于列译码,产生的16条译码输出线,用来对64列存储位进行选择,这样每一条译码输出线可同时选中4列。矩阵译码的结果会有某一行与某4列被交叉选中,即一次可以同时选中4个存储位。这样CPU对2114访问时可选择1024个单元中任何一个,每次可与4个位存储电路交换信息。1.DRAM工作原理动态随机存储器(DRAM)的基本单元电路可以采用4管电路或单管电路。由于单管电路元件数量少,芯片集成度高,所以被普遍使用。图3.7单管动态存储单元电路图2.DRAM芯片介绍2164A是容量为64K×1位的动态随机存储器芯片,片内含有64K个存储单元,所以,需要16位地址线寻址。为了减少地址线引脚数目,芯片把片内地址划分为“行地址”和“列地址”两组,分时从它的地址引脚输入。所以,DRAM芯片地址引脚只有它内部地址线的一半。根据2164A的容量,它有8条分时使用的地址线A7~A0(log2(64K)/2)。数据线二根:Din(输入)和Dout(输出)。图3.8Intel2164DRAM芯片引脚图.3.3只读存储器(ROM)图3.10只读存储器结构1.掩膜型只读存储器(MROM)RRRR用MOS三极管取代二极管便构成了MOSROM阵列A0A1A2A3A42.可编程只读存储器(PROM)图4.16熔丝式PROM的基本存储结构3.紫外光擦除可编程只读存储器(EPROM)图4.17EPROM的基本存储电路和FAMOS结构4.电可擦除可编程ROM(EEPROM)5.Flash存储器※闪速存储器可实现大规模电擦除。特点:特点:3.4存储器与CPU的接口技术存储器与CPU连接时应注意问题2.CPU的时序和存储器芯片存取速度的配合3.存储器的地址分配和选片问题。存储器与CPU的接口特性:1.8086存储器组织字的规则存放和非规则存放为了解决16位CPU与8位存储器芯片的连接问题,将8086的1MB存储空间分成两个512KB的存储体,具体为:图3.11存储体与总线的连接表3.1BHE和A0组合的对应操作2.存储器接口的设计(1)数据总线的连接表3.2不同存储字长的芯片构成1K字节存储器(2)读写控制线的连接存储器芯片的读写控制线由CPU相应控制总线经过门电路组合形成存储芯片的读写控制信号。(4)片选信号线的连接①线选法8KB表