第八章DSP的最小硬件系统设计第8章DSP的最小硬件系统设计8.1概述最小硬件电路一般包括：电源、时钟电路、复位电路、电平转换电路、仿真器接口JTAG电路以及可扩展的硬件接口（如I/O、D/A、SRAM等）。DSP的基本硬件组成电源DSP微控制器使用的电源是数字电源，为了降低芯片的功耗，它们大多采用低电压方式，并且内核电压和I/O电压分开供电。I/O电源一般采用3.3V电压，内核供电为3.3V或1.9V。ENINGNDOUTPUTFB/PG图7.2TPS75733的引脚图因一般采用外部5V电源供电，需将5V电源变换为3.3V以给CPU供电，可以采用MAXIM公司的稳压电压芯片，如MAX748和MAX654/649/652等；还可以采用TI公司的稳压电压芯片，如TPS75733和TPS333Q等。TPS75733在上电复位时，它可以产生一个长达200mS的低电平复位信号，以满足LF2407ADSP控制器的系统上电复位要求，它的输出电流范围为0mA~500mA，可以提供稳定的3.3V固定输出，能够满足DSP对供电电源的要求。电源240X电源电源加电次序DSPs的一些I/O管脚是双向的，方向由内核控制。I/O电压一旦被加上以后，I/O管脚就立即被驱动，如果此时还没加核电压，那么I/O的方向可能就不确定是输入还是输出。如果是输出，且这时与之相连的其它器件的管脚也处于输出状态，那么就会造成时序的紊乱或者对器件本身造成损伤。这种情况下，就需要核电压比I/O电压先加载，至少是同时加载。控制加电次序控制加电次序第8章DSP的最小硬件系统设计8.1概述复位电路LF2407ADSP控制器中，有四种可能的原因会导致复位：„看门狗定时器复位„软件产生的复位„非法地址引起的复位„复位引脚RS有效。其中前三个原因由DSP内部产生，最后一个是由受外部RS引脚控制产生的。复位引脚需要一个有效的低电平脉冲作为其外部复位脉冲，通常宽度不低于系统时时钟周期的脉冲，以保证DSP芯片能够识别。复位电路1、简单复位电路复位电路1、简单复位电路RC复位复位电路1、简单复位电路增加放电回路的RC复位复位电路1、简单复位电路带电压监控功能的复位电路复位电路1、简单复位电路具有稳定门槛电压和电压监控功能的复位电路复位电路1、简单复位电路实用的复位电路复位电路2、集成复位电路集成复位监控电路1复位电路2、集成复位电路集成复位监控电路2复位电路2、集成复位电路集成复位监控电路3复位电路2、集成复位电路C21510.1uF3.3VVDDRESETRSSW1312MRSW1-124GNDWDIIOPF5GNDTPS3823集成复位监控图7.5复位电路电路4复位电路2、集成复位电路C21510.1uF3.3VVDDRESETRSSW1312MRSW1-124GNDWDIIOPF5GNDTPS3823集成复位监控图7.5复位电路电路4时钟电路TMS320LF2407ADSP控制器使用嵌入到CPU内核的锁相环（PLL）电路，从一个较低频率的外部时钟合成片内的时钟。锁相环的时钟模块电路图时钟电路锁相环的时钟模块电路图PLL时钟模块提供了以下两种操作：•晶振：晶振工作模式允许使用一个外部晶体振荡器或谐振器，来提供器件的时钟基频。•外部时钟源：这种工作模式允许内部的振荡器被旁路。器件的时钟来自连接到XTAL1/CLKIN引脚的外部时钟源输入，这种情况下，外部振荡器时钟连接到XTAL1/CLKIN引脚。时钟电路滤波电路回路滤波元件240xA器件的PLL模块需要外部的RC元件进行回路滤波。保持回路滤波的元件要接到PLLF和PLLF2引脚。这是噪声的主要输入口，噪声干扰会增加抖动。PLL电路的PCB图中的所有走线必须尽可能地短。另外，由回路滤波元件组成的回路区域、PCB绘图以及DSP芯片都应当尽可能地小。在PLLVCCA和VSS引脚之间要接一个旁路电容（0.01～0.1μF的陶瓷电容）。时钟模块的旁路模式•240x/240xA器件还提供了一种PLL旁路模式，在这种模式中，PLL时钟模块可以被旁路。在系统复位时，拉低REST、TMS和TMS2的引脚电平进入旁路模式。且PLL时钟预定标器也可以被旁路。因此，在旁路模式下改变系统寄存器SCSRl中11、10、9的值不会产生影响。旁路模式中，改变CPU时钟速度的惟