量子加密算法收发验证平台-Queentest坤驰科技http://www.queentest.com委托方：上海交通大学1.概述：本高速信号发生与同步采集系统主要用于高速光调制信号的产生和在接受端进行同步采集功能。通过系统通过PCI总线与计算机进行通讯，能将需要输送到光调制模块的数据实时的从计算机中传输到光调制模块上；同时在接收端同步采集光模块的解调信号并将解调的数字信号传输进计算机中。2.系统规格：2.1发送端：14bit高速DAC，支持500MSPS的数据率，1GHz的采样时钟驱动。14bit位宽，保障1024符号率的数据足够的信噪比和无INL误差。最高板载4*4GB内存（内存容量可选）的PCI数字IO卡，4块IO卡同步连接，能实时并重复放送12G采样点用户数据。高速1GHzDAC时钟产生和驱动，数据同步的时钟与同步触发信号输出。板载高速大规模FPGA，用户可自定义逻辑。高速信号放大输出。可编程低抖动时钟发生器。北京坤驰科技有限公司www.queentest.comwww.queensens.com北京市海淀区上地信息路1号国际创业园2号楼603室电话：010-82894352/72;59493960;400-000-40262.2接收端：同发送端相同的信号产生系统，并在同步时钟和同步触发控制下进行同步信号发生。4通道8bit/12bit1GSPS高速ADC,用于采集4个相位光解调器输出的信号。两块PCI数字IO卡，最高板载2*4GB内存，用于接收ADC输出的数据。3.系统架构整个系统由自行开发的业务板和工控机中的10块德国Spectrum公司的M2i.7020高速数字IO板卡组成。业务板分为发送端部分和接受端两部分，板载一块Xilinx公司V5系列FPGA进行统一的系统逻辑控制和数据转送转换。3.1.发送端位于工控机中的M2i.7020高速数字IO板卡主要负责将发送端用户数据的发送到业务板的高速DAC上，采用4块M2i.7020卡同步并联方式，可最大产生32*4=128bit位宽，速率为125MSPS的同步数据流，在FPGA方案中会详细介绍为什么要用4块板卡同步产生数据。最终在DAC输出产生符号率为1024的模拟信号：北京坤驰科技有限公司www.queentest.comwww.queensens.com北京市海淀区上地信息路1号国际创业园2号楼603室电话：010-82894352/72;59493960;400-000-40263.2.接收端同理，接受端也部署了相同的发端系统用于解调。同样需要业务板上的高速DAC和4块M2i.7020卡。为采集光解调模块输出的4个相位的3电平信号，我们在接收端业务版上安置了2块双通道高速ADC，采样率为1GSPS，8bit精度。由于采样数据只是3电平归零码（RZ），经过转换后变为1bit归零码（NRZ），因此我们采用两块M2i.7020卡同步接受ADC的输出数据就可以满足带宽和容量的需求了。系统框图路下：北京坤驰科技有限公司www.queentest.comwww.queensens.com北京市海淀区上地信息路1号国际创业园2号楼603室电话：010-82894352/72;59493960;400-000-4026用户产生的数据文件业务板信号发送端LVDS14bitBUS1GSPSFPGADAC125MSPS光调制4*32bit模块数据PCIbus1GHz时钟发送端同步时钟产生器计算机输出数据同步信号光纤及电子延迟器业务板信号接收端光解调125MSPS模块LVDS4*32bit14bitBUS数据1GSPSDAC放大电路Phase1LVDS8bitBUS1GSPS125MSPSPhase2DualADCclkFPGA2*32bit数据Phase3LVDS8bitBUS1GSPSPhase4DualADCclkPhaseshift接收端DLL计算机PCIbus=同步时钟输入信号相位控制数据同步信号北京坤驰科技有限公司www.queentest.comwww.queensens.com北京市海淀区上地信息路1号国际创业园2号楼603室电话：010-82894352/72;59493960;400-000-4026