微机原理及接口技术第5章存储技术5.3动态读/写存储器(DRAM)5.3DRAM5.3.1概述：Intel2164A1.SRAM与DRAMSRAM基本存储单元为一个RS触发器→状态稳定由6个MOS管构成→集成度↓、成本↑由于工艺上的问题，容量不大：128K×8bit12nsDRAM由一个MOS管（位于栅极上的分布电容）构成→容量更大，比如：64M×1，1Gb优点：集成度高，功耗低，单位容量价格低缺点：速度慢，需要刷新，连接复杂25.3DRAM5.3.1概述：Intel2164A2.64K×1bitDRAM芯片Intel2164A（1）引线DRAM容量大，将所有地址线全部引出不太实际地址线复用：利用A0～A7分两次输入→先输入行地址，再输入列地址RAS：行地址选通，兼作片选1：DOUT高阻CAS：列地址选通，兼作数据输出允许0：DOUT输出数据WE：写允许。0：写；1：读DIN：数据输入DOUT：数据输出35.3DRAM5.3.1概述：Intel2164A2.64K×1bitDRAM芯片Intel2164A（2）工作方式与时序读操作P220，图5.37①给行地址②RAS③给列地址④CAS⑤保持WE=1，CAS低期间数据输出并保持45.3DRAM5.3.1概述：Intel2164A2.64K×1bitDRAM芯片Intel2164A（2）工作方式与时序读操作RASCASA0～A7行地址列地址WE读出数据DOUT①②③④55.3DRAM5.3.1概述：Intel2164A2.64K×1bitDRAM芯片Intel2164A（2）工作方式与时序写操作P221，图5.38：提前写①给行地址②RAS③WE，给写入数据④给列地址读变写操作⑤CAS⑥WE⑦RAS、CAS，撤数据65.3DRAM5.3.1概述：Intel2164A2.64K×1bitDRAM芯片Intel2164A（2）工作方式与时序写操作提前写RASCASA0～A7行地址列地址WEDIN有效写入数据75.3DRAM5.3.1概述：Intel2164A2.64K×1bitDRAM芯片Intel2164A（2）工作方式与时序写操作读变写操作RASCASA0～A7行地址列地址WE有效写入数据DIN读出数据DOUT85.3DRAM5.3.1概述：Intel2164A2.64K×1bitDRAM芯片Intel2164A（3）其它功能读变写操作（读－修改－写操作）在RAS、CAS有效时，由WE控制，先读出，再写入。页模式操作维持RAS不变，由连续的CAS脉冲对不同的列地址进行锁存，并读出不同列的信息。可实现读、写、读变写等操作。（RAS宽度有上限）95.3DRAM5.3.1概述：Intel2164A2.64K×1bitDRAM芯片Intel2164A（4）刷新DRAM必须每隔2～4ms刷新一次（因为信息存储在电容中）将DRAM所存放的每一bit信息读出并照原样写入原单元的过程。刷新由DRAM内部特殊电路来实现，结合外部刷新时序（P221，图5.39），经过128个刷新周期即可完成整个存储体的刷新。（行地址A7不起作用）105.3DRAM5.3.2连接使用：Intel2164APC/XT中DRAM的连接：集成DRAM控制器＋DMA控制器用小规模集成电路＋定时器P222，图5.40、图5.41：DRAM控制电路的一种实现方法1.行、列控制信号的形成11图5.40、图5.41：DRAM控制电路的一种实现方法RAS允许（行）低有效100ns输入：MEMRCAS允许（列）延迟线100nsMEMW低有效输出：60nsAddrSel（行/列地址选择）A15～A0MEMW、MEMR②RASx允许①给行地址（A7～A0）AddrSel③给列地址（A15～A8）CASx允许④60ns100nsD7～D0有效数据12RAM0_ENCAS0A16地RAM1_ENA17址CAS1A18译RAM2_ENA19码CAS2RAM3_ENCAS3CAS允许（列）低有效DACK0RAMAddrSelDACK0RAS0RAS1RAS2DACK0信号RAS31：CPU正常工作RAS允许（行）MEMR低有效MEMWDACK00：DMAD