Abstract---数字电子技术课程设计课题数字式八路抢答器学院电气与信息工程学院班级电自1107班学号20110701707姓名李良涛PAGE\*MERGEFORMAT1摘要当今的社会竞争日益激烈，选拔人才，评选优胜，知识竞赛之类的活动愈加频繁，那么也就必然离不开抢答器。而现在的抢答器有着数字化，智能化的方向发展，这就必然提高了抢答器的成本。鉴于现在小规模的知识竞赛越来越多，操作简单，经济实用的小型抢答器必将大有市场。本课程设计设计的八路数字式抢答器由抢答鉴别模块、抢答计时模块、计分模块、译码显示模块组成。基于FPGA，经过程序设计、调试、仿真、下载和软硬件联合调试等工作，实现了抢答功能。本方案具有的优点是：随着EDA技术的高速发展，电子系统的设计技术和工具发生了深刻的变化，大规模可编程逻辑器件CPLD／FPGA的出现，给设计人员带来了诸多方便。利用它进行产品开发，不仅修改方便、开发周期短、仿真方便、可靠性高，而且具有完全的知识产权。不足之处是：成本比基于基本IC器件开发的多路智力抢答器高，要有较高的软件开发平台，并要求初学者能熟练掌握开发平台的使用。PAGE\*MERGEFORMAT35目录TOC\o"1-4"\h\uHYPERLINK\l_Toc9629一、设计实现的功能PAGEREF_Toc96293HYPERLINK\l_Toc12651.基本功能PAGEREF_Toc12653HYPERLINK\l_Toc2675二、设计原理框图PAGEREF_Toc26753HYPERLINK\l_Toc19297三、系统实现原理PAGEREF_Toc192975HYPERLINK\l_Toc82951.基本原理PAGEREF_Toc82955HYPERLINK\l_Toc300372.子模块的设计思想和实现PAGEREF_Toc300376HYPERLINK\l_Toc266831）抢答鉴别模块PAGEREF_Toc266836HYPERLINK\l_Toc126471>抢答鉴别模块VHDL程序PAGEREF_Toc126476HYPERLINK\l_Toc193252>抢答鉴别模块Altium仿真PAGEREF_Toc193259HYPERLINK\l_Toc191672）计时模块PAGEREF_Toc1916714HYPERLINK\l_Toc62653）计分模块PAGEREF_Toc626516HYPERLINK\l_Toc282535）蜂鸣器模块PAGEREF_Toc2825327HYPERLINK\l_Toc27656）键盘模块PAGEREF_Toc276529HYPERLINK\l_Toc3219四、系统总图PAGEREF_Toc321932HYPERLINK\l_Toc11693五、心得体会PAGEREF_Toc1169334HYPERLINK\l_Toc5134六、问题解答35一、设计实现的功能1.基本功能1>八路智力抢答器，同时供8个选手参赛，编号分别为1到8。每位选手用一个答题按钮和LED灯，选手按下时其灯亮。2>给主持人一个控制开关，实现系统的清零和抢答的开始。3>具有数据锁存和显示功能。抢答开始后，如果有选手按下了抢答按钮，其编号立即锁存并显示在LCD液晶显示屏上。此外，禁止其他选手再次抢答。选手的编号一直保存直到主持人清除。2.扩展功能1>具有定时抢答功能。当抢答开始后。定时器开始倒计时，并显示在LCD上。2>具有计分功能，初始每位选手10分，以后按选手答题情况可以加分和减分，并将每位选手的得分在LCD上显示。二、设计原理框图八路智能抢答器系统可分为三个大的功能模块，抢答鉴别模块，计时模块和译码显示模块。它们之间的控制关系如图1所示：当主持人设置答题时间后，启动开始抢答按键时，抢答鉴别模块进入工作状态，选手可以进行抢答，有选手抢答，则抢答鉴别模块锁存该选手的号码，其他选手抢答无效，同时，译码显示选手编号，当定时器时间减少到0秒时，表示抢答时间到，选手抢答无效。抢答选手的号码和抢答时间的倒计时分别通过译码电路显示在数码管上。若有选手选中，则选中后开始答题，剩余答题时间译码显示，规定时间内答完题，主持人按键决定是否加分或减分。三、系统实现原理基于VHDL语言实现本方案主要使用VHDL语言编写程序，来实现系统的功能。利用Altiu