实验15综合设计——数字钟电路一、说明：数字钟是能够准确的显示时、分、秒时间，显示时间有误差可以校时。二、设计目的：熟悉数字逻辑电路、掌握数字电路系统的设计方法。三、数字钟的功能要求：1、准确计时，以数字形式显示时、分、秒。2、小时的计时要求为“12翻1”，分和秒的计时要求为60进位。3、能校正时间。四、数字钟电路的组成框图：如图所示：组成框图该系统的工作原理是：有固定脉冲信号源产生高稳定度的1Hz脉冲信号，作为数字钟的时间基准，秒计数器计满60后向分计数器进位，分计数器计满后向时计数器进位，小时计数器按“12翻1”的规律计数。计数器输出经译码器译码后送显示器显示。计时出现误差时可以用校时电路进行校时、校分、校秒。五、电路的设计：设计电路时应尽量选择常用的集成电路芯片，并要考虑少用多种型号芯片。1、基准1Hz脉冲信号是数字钟的核心，其稳定度及频率的精度决定了数字钟的准确度，该实验设备上是采用2MHz石英晶体构成的振荡器电路，振荡器的频率稳定度和准确度都很高，经分频后获得的1Hz的标准脉冲。2、时、分、秒计数器的设计分、秒计数器都是模M=60的计数器，其计数规律为00-01-02-…-58-59-00选择二、五、十进制计数器74LS90，再将它们级连组成模数M=60的计数器。时计数器是一个12翻1的特殊进制计数器，即当数字钟计到12时59分59秒时，秒的个位计数器再输入一个脉冲时，数字钟应自动显示为01时00分00秒，实现日常生活中习惯用的计时规律，择二、五、十进制计数器74LS90级连组成。3、校时电路设计当数字钟接通电源或计时出现错误时，需要校正时间，校时是数字钟应具备的基本功能，一般的电子手表都具有时、分、秒校时功能。为使电路简单，这里只进行分和时的校时。对校时电路的要求是，在小时校正时不影响分和秒的正常计数；在分校时不影响秒和小时的正常计数。校时方式有“快校时”和“慢校时”两种，“快校时”是，通过开关控制，使计数器对1Hz的校时脉冲计数。“慢校时”是用手动产生单次脉冲作校时脉冲。图4.2.2为校“时”“分”电路。其中S1为校“分”用的控制开关，S2为校“时”用的控制开关，其控制功能如表所示。S1S2功能11计数10校分01校时校时控制功能表校时电路校时电路是由与非门构成的组合逻辑电路，开关S2、S1采取了去抖动电路。六、实验所用器件和仪表1、74LS003片2、74LS041片3、74LS906片4、万用表1块七、实验提示：74LS90是二、五、十进制计数器，5脚接+5V，10脚接地。八、参考原理图如下图：九、接好线路图测试电路性能是否满足设计要求，如果满足不了要求分析其原因，排除故障。（由于实验设备陈旧，许多现象做不出，所以不要求接线测试，但尽量用软件测试，此步选做）十、写出设计性实验报告。接线图