LatticeXP系列培训教程上海莱迪思半导体公司市场部2005年5月英文网址：http://www.latticesemi.com中文网址：http://www.latticesemi.com.cn或http://www.lattice.com.cn1LatticeXP系列器件的主要特性•非易失，无限次重构－瞬时上电，数毫秒－无外部配置存储器－很高的设计安全性，不能截取位流－用数毫秒重构基于SRAM的逻辑－通过系统配置和JTAG口对SRAM和非易失存储器编程－支持非易失存储器的后台编程•很高的密度并有多种封装•嵌入式和分布式存储器•灵活的I/O缓冲器•专用DDR存储器支持•系统时钟PLL•系统级的支持表1LatticeXP系列产品选择指南产品简介LatticeXP系列FPGA在单一结构里组成了逻辑门、嵌入式存储器和I/O，器件是非易失的和能够无限次重新编程，它支持节省成本的系统设计。LatticeXP系列中使用的重复编程、非易失技术是下一代ispXP技术。采样这种技术，就不再需要昂贵的外部配置存储器，设计没有未经许可的读回风险。借助莱迪思的ispLEVER®设计工具可以使LatticeXP系列高效地实现大型复杂设计。ispLEVER设计工具提供支持LatticeXP的时尚逻辑综合工具的综合库。ispLEVER工具采用综合工具的输出结果，并且配合其自己的floorplanning工具的约束条件，在LatticeXP器件中进行布局布线。ispLEVER工具从布线中提取时序信息，并将它们反注到设计中来进行时序验证。2莱迪思还提供许多用于LatticeXP系列的预先设计的IP（IntellectualProperty，知识产权）ispLeverCORE™模块。采用这些IP标准模块，设计者可以将精力集中于自己设计中的特色部分，从而提高工作效率。器件结构LatticeXP器件的中间是逻辑块阵列，器件的四周是可编程I/O单元（ProgramI/OCell，简称PIC）。在逻辑块的行之间分布着嵌入式RAM块（sysMEMEmbeddedBlockRAM，简称EBR）。图1LatticeXP器件结构示意图PFU阵列的左边和右边，有非易失存储器块。在配置模式，通过IEEE1149.1口或sysCONFIG外部口对非易失存储器块编程。上电时，配置数据从非易失存储器块传送至配置SRAM。采样这种技术，就不再需要昂贵的外部配置存储器，设计没有未经许可的读回风险。数据从配置数据经宽总线从非易失存储器块传送至配置SRAM，这个过程只有数毫秒时间，提供了能容易地与许多应用接口的瞬时上电能力。器件中有两种逻辑块：可编程功能单元（ProgrammableFunctionUnit，简称PFU）；无RAM的可编程功能单元（ProgrammableFunctionUnitwithoutRAM，简称PFF）。PFU包含用于逻辑、算法、RAM/ROM和寄存器的积木块。PFF包含用于逻辑、算法、ROM的积木块。优化的PFU和PFF能够灵活、有效地实现复杂设计。器件中每行为一种类型的积木块，每三行PFF间隔就有一行PFU。每个PIC块含有两个具有sysIO接口的PIO对。器件左边和右边的PIO对可配置成LVDS发送、接收对，sysMEMEBR是大的专用快速存储器块，可用于配置成RAM或ROM。3PFU、PFF、PIC和EBR块以行和列的形式分布呈二维网格状，如图1所示。这些块与水平的和垂直的布线资源相连。软件的布局、布线功能会自动地分配这些布线资源。系统时钟锁相环（PLL）在含有系统存储器块行的末端，这些PLL具有倍频、分频和相移功能，用于管理时钟的相位关系。每个LatticeXP器件提供多达4个PLL。该系列中每个器件都带有内部逻辑分析仪（ispTRACY）的JTAG口。系统配置端口允许串行或者并行器件配置。LatticeXP器件能工作于3.3V、2.5V、1.8V和1.2V的电压，易于集成至整个系统。PFU和PFF块LatticeXP器件的核心是PFU和PFF。PFU可以通过编程实现逻辑、算法、分布式RAM、分布式ROM功能。PFF可以通过编程实现逻辑、算法、ROM功能。除非特别说明，本文接下来不再区分PFU和PFF，都简称为PFU。每个PFU由4个互联的slice组成，如图2所示。所有与PFU的互联都来自布线区。每个PFU有53个输入，25个输出。图2PFU的结构Slice每个slice有两个LUT4查找表