第7届中国研究生电子设计竞赛黑龙江分赛区论文基于FPGA的宽频带信号发生器的设计DesignofBandwidthSignalGeneratorBasedonFPGA作者姓名:关显华毕艳芳高鹏指导教师:沈显庆常国祥单位:黑龙江科技学院2010年7月基于FPGA的宽频带信号发生器的设计摘要：利用FPGA芯片及D/A转换器，借鉴直接数字频率合成（DDS）思想，结合数字分频技术，设计实现了一个频率、幅值可调的宽频带信号发生器。可产生正弦波信号、三角波信号、方波信号。经过设计和电路测试，输出波形达到了技术要求，控制灵活、性能较好，证明了基于FPGA的DDS设计的可靠性和可行性。关键词：DDS；FPGA；信号发生器；数字分频DesignofBandwidthSignalGeneratorBasedonFPGAAbstract:BasedonFPGAandD/Achips,awidefrequencybandwidthsignalgeneratorthatfrequencyandamplitudeiscontrollableisdesignedwiththeideaofdirectdigitalfrequencysynthesis(DDS)anddigitalfrequencydividertechnology.Itcangeneratesinewavesignal,trianglewavesignalandsquarewavesignal.Theoutputwaveachievestherequiredaimsaccordingtodesignandtestofthecircuit,flexiblecontrolandhighperformance.ItisprovedthatthedesignbasedonFPGAwithDDSisdependableandfeasible.KeyWords:DDS；FPGA；signalgenerator;digitalfrequencydivider1.题目介绍在电子、通信等领域，高精度、高分辨率、宽频率范围的信号源有着广泛的应用，一般的信号源设计都采用频率合成技术，传统上采用锁相环（PLL）电路进行设计，该方法存在响应时间长等缺点。随着直接数字频率合成（DDS）技术的发展，很多芯片公司都开发出了自己的DDS专用集成芯片，但DDS需要大量的存储器，这是其缺点之一，本设计借鉴DDS的基本原理，结合数字分频技术，利用FPGA的高速、编程方便的特点。设计一宽频信号发生器。可产生方波信号、正弦波信号、三角波信号。输出的波形经高速D/A转换器后送到低通滤波器(LPF)。该设计利用了FPGA内部的锁相环产生高频信号，产生150MHz的高频信号作为信号源，经过三级分频后送到正弦波ROM里，生成正弦信号，整个频带被分成六份，具有调节范围宽，波形好的优点。2.方案论证方案1：专业DDS芯片。优点原理简单，便于实现，输出波形种类多，芯片种类多。但是需要占用大量的存储器，硬件电路复杂，实时性不高。方案2：单纯的基于FPGA的DDS设计的信号发生器，这种方法能实现快速频率变换，具有低相位噪声，与其他方法相比具有较高的工作频率。但由于采用大量的倍频，分频，混频和滤波环节，导致直接频率合成器的结构复杂，体积庞大，成本高。方案3：基于FPGA的DDS与数字分频技术相结合可以很好的解决频率合成器的复杂结构，节省FPGA的逻辑单元从而降低了成本。并且FPGA具有高速度、多功能、低功耗，设计灵活方便、可无限次反复编程等特点，其系统结构紧凑，可以实现复杂的测量与控制。综上所述，本设计采用方案3进行系统设计。3.主要性能指标三角波频率范围:0.5Hz～1MHz三角波幅值范围：0V～4V正弦波频率范围：0.5Hz～1MHz正弦波幅值范围：0V～4V方波频率范围：500Hz～5MHz方波幅值范围：0V～4V4.电路结构设计与系统仿真本设计以Altera公司的CycloneⅡ系列的FPGA为核心，结合现代数字分频技术，通过高速的D/A转换器，以及DDS技术原理设计一个能够输出正弦波、方波和三角波的信号发生器。总体框图如图1所示。系统总体框图（图1）系统经过FPGA内部锁相环PLL倍频产生150M的时钟信号，在由二分频电路得到时钟作为高速D/A的时钟源,,满足高速D/A的时钟要求。倍频后的时钟再经3次分频后，将此高频时钟源分为6个时钟范围，经过按键选择具体的时钟范围，之后进行数字分频产生DDS的时钟源，此时输出方波信号，DDS输出正弦信号的同时，输出锯齿波，锯齿波经过整形得到三角波信号。在数字分频时利用数字