本科生-计算机组成原理题库-期末试卷(9)及答案.doc
上传人:qw****27 上传时间:2024-09-12 格式:DOC 页数:8 大小:298KB 金币:15 举报 版权申诉
预览加载中,请您耐心等待几秒...

本科生-计算机组成原理题库-期末试卷(9)及答案.doc

本科生-计算机组成原理题库-期末试卷(9)及答案.doc

预览

在线预览结束,喜欢就下载吧,查找使用更方便

15 金币

下载此文档

如果您无法下载资料,请参考说明:

1、部分资料下载需要金币,请确保您的账户上有足够的金币

2、已购买过的文档,再次下载不重复扣费

3、资料包下载后请先用软件解压,在使用对应软件打开

本科生期末试卷九选择题(每小题1分,共10分)1.A2.B3.D4.C5.B6.B7.B8.B、D9.B10.A八位微型计算机中乘除法大多数用______实现。A软件B硬件C固件D专用片子在机器数______中,零的表示是唯一的。A原码B补码C移码D反码某SRAM芯片,其容量为512×8位,除电源和接地端外,该芯片引出线的最小数目应是______。A23B25C50D19某机字长32位,存储容量64MB,若按字编址,它的寻址范围是______。A8MB16MBC16MD8MB采用虚拟存贮器的主要目的是______。A提高主存贮器的存取速度;B扩大主存贮器的存贮空间,并能进行自动管理和调度;C提高外存贮器的存取速度;D扩大外存贮器的存贮空间;算术右移指令执行的操作是______。A符号位填0,并顺次右移1位,最低位移至进位标志位;B符号位不变,并顺次右移1位,最低位移至进位标志位;C进位标志位移至符号位,顺次右移1位,最低位移至进位标志位;D符号位填1,并顺次右移1位,最低位移至进位标志位;微程序控制器中,机器指令与微指令的关系是______。A每一条机器指令由一条微指令来执行;B每一条机器指令由一段用微指令编成的微程序来解释执行;C一段机器指令组成的程序可由一条微指令来执行;D一条微指令由若干条机器指令组成;同步传输之所以比异步传输具有较高的传输频率是因为同步传输______。A不需要应答信号;B总线长度较短;C用一个公共时钟信号进行同步;D各部件存取时间较为接近;美国视频电子标准协会定义了一个VGA扩展集,将显示方式标准化,这称为著名的______显示模式。AAVGABSVGACVESAEGA10.CPU响应中断时,进入“中断周期”,采用硬件方法保护并更新程序计数器PC内容,而不是由软件完成,主要是为了_______。A能进入中断处理程序,并能正确返回源程序;B节省主存空间;C提高处理机速度;D易于编制中断处理程序;填空题(每小题3分,共15分)1.A.MMXB.多媒体扩展结构C.图象数据2.A.定时协议B.同步C.异步3.A.内存B.CPUC.I/O4.A.10000亿B.神威C.美国、日本5.A.符号位B.数值域C.纯整数多媒体CPU是带有A.______技术的处理器。它是一种B._______技术,特别适合于C.______处理。2.总线定时是总线系统的核心问题之一。为了同步主方、从方的操作,必须制订A.______。通常采用B.______定时和C.______定时两种方式。3.通道与CPU分时使用A.______,实现了B.______内部数据处理和C.______并行工作。4.2000年超级计算机最高运算速度达到A.______次。我国的B.______号计算机的运算速度达到3840亿次,使我国成为C.______之后,第三个拥有高速计算机的国家。5.一个定点数由A.______和B.______两部分组成。根据小数点位置不同,定点数有纯小数和C.______两种表示方法。(9分)已知:x=0.1011,y=-0.0101,求:[x]补,[x]补,[-x]补,[y]补,[y]补,[-y]补,x+y=?,x–y=?解:[x]补=0.1011,[y]补=1.1011[x]补=0.01011,[y]补=1.11011[x]补=0.001011,[y]补=1.111011[-x]补=1.0101,[-y]补=0.0101[x]补=00.1011[x]补=00.1011+[-y]补=00.0101+[y]补=11.101101.000000.0110符号位相异x–y溢出x+y=0.0110(10分)用16K×1位的DRAM芯片构成64K×8位的存储器。要求:画出该芯片组成的存储器逻辑框图。设存储器读/写周期均为0.5μs,CPU在1μs内至少要访存一次。试问采用哪种刷新方式比较合理?两次刷新的最大时间间隔是多少?对全部存储单元刷新一遍,所需实际刷新时间是多少?解:(1)根据题意,存储器总量为64KB,故地址线总需16位。现使用16K×1位的动态RAM芯片,共需32片。芯片本身地址线占14位,所以采用位并联与地址串联相结合的方法来组成整个存储器,其组成逻辑框图如图B9.3,其中使用一片2:4译码器。(2)根据已知条件,CPU在1μs内至少需要访存一次,所以整个存储器的平均读/写周期与单个存储器片的读/写周期相差不多,应采用异步刷新比较合理。对动态MOS存储器来讲,两次刷新的最大时间间隔是2μs。RAM芯片读/写周期为0.5μs,假设16K×1位的RAM芯片由128×128矩阵存储元构