目录TOC\o"1-2"\h\z\uHYPERLINK\l"_Toc282080606"目录1HYPERLINK\l"_Toc282080607"内容摘要2HYPERLINK\l"_Toc282080608"一、概述2HYPERLINK\l"_Toc282080609"二、设计任务及要求2HYPERLINK\l"_Toc282080610"三、设计原理：2HYPERLINK\l"_Toc282080611"四、单元电路设计与分析3HYPERLINK\l"_Toc282080612"1.秒脉冲电路3HYPERLINK\l"_Toc282080613"2.计数电路及显示电路3HYPERLINK\l"_Toc282080614"3.抢答电路44.蜂鸣器警告电路.............................................................4HYPERLINK\l"_Toc282080618"五、元件清单6HYPERLINK\l"_Toc282080619"六、设计调试及分析6HYPERLINK\l"_Toc282080620"七、心得体会6HYPERLINK\l"_Toc282080623"八、参考文献7HYPERLINK\l"_Toc282080625"仿真电路图8最小系统电路图........................................................................9内容摘要在各类比赛中抢答题是其中的重要组成部分，抢答器的科学性是抢答题的比赛中实现公平公正重要技术支撑，为此，通过我们应用所学的知识设计了一套简易4路抢答器方案，并在multisim上进行仿真测试。多路抢答器主要有秒脉冲多谐振荡电路、抢答电路、倒计时定时电路、报警电路、倒计时显示电路关键词：秒脉冲多谐振荡电路，仿真，抢答电路，计时电路一、概述用555定时器构成一个多谐振荡器，即信号产生器，为计时电路提供信号；用两个74ls192（4位十进制可逆同步计数器）及数码管构成倒计时电路和显示电路。用D触发器、4输入与非门和LED构成抢答电路；用蜂鸣器构成报警电路。二、任务设计及要求（1）抢答开始时，由主持人按下复位开关清除信号，用发光二极管作为输出显示信号标志。（2）当主持人宣布“抢答开始”后，先按键者相应的发光二极管点亮；（3）有人按键被响应的同时，应有信号发出去锁住其余几个抢答者的电路，不再接收其它信号，直到主持人再次清除信号为止。当达到限定时间时，发出声响以示警告。（4）在电路中设计一个计时功能电路，要求计时电路按秒显示，最多时限为1分钟，当时间显示一旦到达59秒，下一秒系统自动取消抢答权，信号被自动清除，抢答重新开始。亦可倒计时显示。（5）至少4路信号抢答设计。三、设计原理系统总框图数据锁存器抢答按键主持人控制按键脉冲电路显示电路定时电路蜂鸣器警告时间显示LED显示四、单元电路设计与分析秒脉冲电路系统所需要的秒脉冲由定时器NE555所构成的多谐振荡器提供，多谐振荡器如图1所示，NE555外引线排列如图2所示。其中1脚是电路地GND；8脚是正电源端Ucc，工作电压范围为5~18V；2脚是低触发端TR；3脚是输出端OUT；4脚是主复位端R；5脚是控制电压端Uc；6脚是高触发端TH；7脚放电端DISC。R1、R2和C为定时电阻和电容，C1为电压控制端稳定电容。在信号的输出端产生矩形脉冲，其振荡频率为f=1.44/(R1+2R2)C。图1.NE555构成多谐振荡器图2.NE555外部引脚2.倒计时器和显示电路倒计时器由两位4位十进制可逆同步计数器（双时钟）74LS192、非门和或门构成。其n组成如图所示，其中74LS192是上升沿触发，CPU为加计数时钟输入端；CPD为减计数时钟输入端；LD为异步预置端，低有效；CR为异步清零端，高有效；CO为进位输出端，当1001后输出低电平；BO为借位输出端，当0000后输出低电平；D3D2D1D0为数据预置端；Q3Q2Q1Q0为数据输出端。倒计时器初始状态为01100000，当输入一个脉冲，计时器就会减一。低位的状态是0000时，再来一个脉冲，BO端就会由1—〉0，这是高位的CPD端由0—〉1。高位因得到一个上升沿，从而触发，进行减1运算。低位的状态变为1001。当高低位的状态都为0000时，它们的LD端就会接低电平，从而进行异步置数。计时器状态变为01100000。秒脉冲再来就会重复以上操作。时间显示器由译