v年寄=毒—耸厂曩翟鳓逝瀚躐渊躐嘲基于FPGA的VGA控制原理薛枫1，乔磊2VGA显示原理引言几几几几几几几几几厂b冯几几几几n几LL行扫描时序L场扫描时序中作为其输出设备，节省了硬件资源和成本。VGA是一种图像显示模式。常见的VGA显示显示器采用光栅扫描方式，即轰击荧光屏的电子束～106一(1．通辽电业局，内蒙古通辽028000；2．大连理工大学电气工程学院，辽宁大连116024)器．为嵌入式设备信息的输出提供了一个完美的解决方案。O随着微电子技术的快速发展，促使集成电路向高速、高集成度、低功耗的系统集成方向发展，FPGA是现代电子技术和电子系统设计的汇聚点和发展方向，它广泛应用于数据采集和工业控制领域。作为一种标准的显示接口，由于其输出信息量大，输出形式多样，便于在使用以FPGA为嵌入式的系统1器一般由CRT(阴极射线管)构成。阴极射线管发出的电子束打在涂有荧光粉的荧光屏上，产生R、G、B(红，绿，蓝)三基色，最后合成一个彩色像素。在CRT屏幕上从左到右(受行扫描信号HsYNC控制)、从上到下(受场扫描信号VSYNC控制)做有规律的运动。在VGA的接口协议中，不同的显示模式有不同的分辨率和不同的刷新率，所以其时序也不相同。对于每种显示模式的时序，VGA都有严格的工业标准。图l为分辨率800×600、刷新率为72Hz显示模式下的时序图。图l显示模式下VGA工业标准的行扫描时序和场扫描时序(见表1)。摘要：随着嵌入式系统的迅速发展，对实时图像的处理显示有了更多的需要，文中依据VGA(视频图形阵列)的显示原理，利用FPGA(现场可编程逻辑器件)产生VGA的控制时序信号，设计出一种VGA显示控制关键词：n℃A；VGA；行扫描；场扫描；仿真像素频率圈l行、场扫描时序圈表1HS、VS时序工业标准8∞×∞O分辨率刷新率同步脉冲后沿有效时间前沿帧长8∞8∞x印O日∞6的Hl23，-，-799800104072Hz50MHz637120645623惹丽]曩野鹾黼解囹倒一删墨：一～榔眇gi?D黔洲hDnIL^叼．deb岫嗍船FPGA系统设计qNiosⅡ-CPU模块VGA时序控制器模块2．2显存RAM模块像素，则全屏被划分为8×6个方格，这样要显示的逻辑像素容量很小，可以不用外部大容量的存储设使用。VGA时序控制器模块主要产生行扫描信号_cut对时钟脉冲信号进行计数，x_cut从0开始计数—48KHz。场计数器y-cut对行计数器进行计数，当帆chip№’m吖y(褂■钟R洲)PIo(P一8心呦一107一2图2为VGA接口实现的原理图。系统主要由32位Ni∞Ⅱ一CPu模块、RAM显存模块和VGA时序控制器模块组成。NiosⅡ一cPU模块负责实时的将要显示的数据写入到RAM显存中，RAM显存模块负责将存储的像素信息输出到显示设备，VGA时序控制模块则负责产生行扫描信号Hs、场扫描信号VS和RAM显存的地址。W砌d瞄s【5．．0】Radd瞄s【5．．O】NiosⅡ系列是舢tem公司推出的32位RISC嵌入式处理器，它的性能超过200MIP，逻辑占用成本仅35美分。由于是软核处理器，灵活性高，因而可以从大量的系统配置组合中进行选择，达到用户的性能和成本目标。采用Ni∞Ⅱ处理器，用户不必受限于预制处理器，可以根据需要选择合适的外设、存储器和接口。由于本系统只对显存进行控制，所以设计中定制了timer(定时器)、片上ROM、片上RAM以及用于写显存的地址和像素单元。图3是Qu8r—8．0环境下生成的Ni08Ⅱ处理器。本系统要实现800×600的分辨率，将每个像素需要显示的颜色存储在显存RAM中，本设计每种颜色用3bit表示，为了编程与调试的方便，将显示器屏幕上100×100个像素组成的矩形作为一个逻辑备，只用n'GA自带的RAM就能满足要求，调用Quanu88．O中已经例化好的LPM—RAM就可以直接HS、场扫描信号VS和每个像素对应的RAM显存地址，工作流程如图4。依据表1，VGA在分辨率为800×600显示模式下的工业标准，50MHz为像素频率，直接使用50MHz的晶振作为FPGA的时钟信号。行计数器x直到119，这期间产生行同步脉冲信号Hs，x—cut继续计数，产生后沿消隐信号，当x—cut=183，产生有效时间显示信号，当x—cut=983时，产生前沿消隐信号，当x—cut=1039时，计数器已经记满1040个数，x—cut重新从O开始计数。则行频：50M÷1040行计数器x_cut记到1039时场计数器y_cut加l，y—cut从0开始计数直到5，这期间产生场同步脉冲信号VS，y—cut继续计数，产生后沿消隐信号，当y—cut=28时，产生有效时间显示信号，当y—cut=628时，产生前沿消隐信号，当y—cut=665时，计数器已经记满666