班级：电信101班姓名：；李永宝学号：100819529PAGE\*MERGEFORMAT2实验二多路选择器一、实验目的1．熟练掌握多路选择器的设计方法；2．用VHDL语言中不同的语句来描述。二、实验原理二选一多路选择器的原理如下图及下表，由S来选择a，b的信号，并使其能在Q上输出。SQ0a1b三、实验内容1．用VHDL语言的不同语句(IF语句、WHEN-ELSE语句)分别描述任务选择器，并通过编译仿真比较不同语句描述的区别。2．点击File菜单Project子菜单之SaveandCompile项对电路进行编译。3．通过仿真验证实验结果。4．点击Assign菜单的Device项选择与下载板主芯片同一型号的芯片。5．点击floorplaneditor按钮进行管脚分配。其中a，b，s为芯片P92、P93、P94管脚，q为芯片p170管脚。6．对电路进行编译。7．启动下载软件，在项目目录下选中文件（xzqi.pof），点击“写CPLD”按钮，观察、验证实验电路的正确性.四、实验报告要求LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYmux41aISPORT(a,b,c,d:INSTD_LOGIC;s1,s2:INSTD_LOGIC;q:OUTSTD_LOGIC);ENDmux41a;ARCHITECTUREoneOFmux41aISSIGNALs:STD_LOGIC_VECTOR(1DOWNTO0);BEGINs<=s1&s2;PROCESS(s)BEGINCASEsISWHEN"00"=>q<=a;WHEN"01"=>q<=b;WHEN"10"=>q<=c;WHEN"11"=>q<=d;WHENOTHERS=>NULL;ENDCASE;ENDPROCESS;ENDARCHITECTUREone;