PC机内存条种类如何区分SDRAMDDRDDRPC机内存条种类-如何区分SDRAMDDRDDR2DDR32010-06-0918：02内存种类(EDOSDRAMRAMBUSDDRDDR2DDR3)有2个凹口的是SDRAM也就是SD内存。现在说的1代内存指的是1代DDR内存。二代内存就是DDR2内存(已经普及好几年了)。现在最新的就是三代DDR3内存。SDRM与DDR相比：DDR是在SDRAM的基础上，采用DLL(Delay-LockedLoop，延时锁定环)技术提供数据选通信号对数据进行精确定位，在时钟脉冲的上升沿和下降沿都可传输数据，因此命名为DDRSDRAM(DoubleDateRate，上下行双数据率SDRAM)。传统的SDRAM也称为SDRSDRAM(SingleDateRate，单数据率SDRAM)，仅在时钟脉冲的下降沿传输数据。因此相对于传统的SDRAM，DRDAM相当于同一个时钟频率内执行了双倍于SDRAM的操作.DDR与DDR2相比：与DDR相比，DDR2最主要的改进是在内存模块速度相同的情况下，可以提供相当于DDR内存两倍的带宽。这主要是通过在每个设备上高效率使用两个DRAM核心来实现的。作为对比，在每个设备上DDR内存只能够使用一个DRAM核心。技术上讲，DDR2内存上仍然只有一个DRAM核心，但是它可以并行存取，在每次存取中处理4个数据而不是两个数据。与双倍速运行的数据缓冲相结合，DDR2内存实现了在每个时钟周期处理多达4bit的数据，比传统DDR内存可以处理的2bit数据高了一倍。DDR2内存另一个改进之处在于，它采用FBGA封装方式替代了传统的TSOP方式。然而，尽管DDR2内存采用的DRAM核心速度和DDR的一样，但是我们仍然要使用新主板才能搭配DDR2内存，因为DDR2的物理规格和DDR是不兼容的。首先是接口不一样，DDR2的针脚数量为240针，而DDR内存为184针；其次，DDR2内存的VDIMM电压为1.8V，也和DDR内存的2.5V不同。DDR2与DDR3相比：.突发长度(BurstLength，BL)由于DDR3的预取为8bit，所以突发传输周期(BurstLength，BL)也固定为8，而对于DDR2和早期的DDR架构系统，BL=4也是常用的，DDR3为此增加了一个4bitBurstChop(突发突变)模式，即由一个BL=4的读取操作加上一个BL=4的写入操作来合成一个BL=8的数据突发传输，届时可通过A12地址线来控制这一突发模式。而且需要指出的是，任何突发中断操作都将在DDR3内存中予以禁止，且不予支持，取而代之的是更灵活的突发传输控制(如4bit顺序突发)。2.寻址时序(Timing)就像DDR2从DDR转变而来后延迟周期数增加一样，DDR3的CL周期也将比DDR2有所提高。DDR2的CL范围一般在2~5之间，而DDR3则在5~11之间，且附加延迟(AL)的设计也有所变化。DDR2时AL的范围是0~4，而DDR3时AL有三种选项，分别是0、CL-1和CL-2。另外，DDR3还新增加了一个时序参数--写入延迟(CWD)，这一参数将根据具体的工作频率而定。3.DDR3新增的重置(Reset)功能重置是DDR3新增的一项重要功能，并为此专门准备了一个引脚。DRAM业界很早以前就要求增加这一功能，如今终于在DDR3上实现了。这一引脚将使DDR3的初始化处理变得简单。当Reset命令有效时，DDR3内存将停止所有操作，并切换至最少量活动状态，以节约电力。在Reset期间，DDR3内存将关闭内在的大部分功能，所有数据接收与发送器都将关闭，所有内部的程序装置将复位，DLL(延迟锁相环路)与时钟电路将停止工作，而且不理睬数据总线上的任何动静。这样一来，将使DDR3达到最节省电力的目的。4.DDR3新增ZQ校准功能ZQ也是一个新增的脚，在这个引脚上接有一个240欧姆的低公差参考电阻。这个引脚通过一个命令集，通过片上校准引擎(On-DieCalibrationEngine，ODCE)来自动校验数据输出驱动器导通电阻与ODT的终结电阻值。当系统发出这一指令后，将用相应的时钟周期(在加电与初始化之后用512个时钟周期，在退出自刷新操作后用256个时钟周期、在其他情况下用64个时钟周期)对导通电阻和ODT电阻进行重新校准。5.参考电压分成两个在DDR3系统中，对于内存系统工作非常重要的参考电压信号VREF将分为两个信号，即为命令与地址信号服务的VREFCA和为数据总线服务的VREFDQ，这将有效地提高系统数据总线的信噪等级。_模块规格最简单的内存模块分类方法是依照规格的不同分类，模块规格是指模组的尺寸以及针脚之配置。绝大多数的计算机系统中的内存插槽只能容纳一种规格的内存模块；有些计算机系统配备不只一