第三章内部存储器目录学习要求3.1存储器概述3.1.1存储器分类（1/3）3.1.1存储器分类（2/3）3.1.1存储器分类（3/3）3.1.2存储器的分级结构CPU3.1.2存储器的分级结构（2/2）3.1.3主存储器的技术指标——存储容量3.1.3主存储器的技术指标——存储速度求存储器带宽的例子3.2SRAM存储器3.2.0主存储器的构成主存和CPU的联系基本存储元6个MOS管形成一位存储元；非易失性的存储元64×4位的SRAM结构图存储体排列成存储元阵列，不一定以存储单元形式组织；芯片封装后，3种外部信号线地址线：2n个单元，对应有n根地址线；地址信号经过译码电路，产生每个单元的字线选通信号；数据线：每个单元m位，对应有m根数据线；控制线：读写控制信号=1，为读操作；=0，为写操作；六管SRAM存储元电路译码驱动方式方法1：单译码被选单元由字线直接选定；适用容量较小的存储芯片。方法2：双译码被选单元由X、Y两个方向的地址决定。SRAM存储器的组成（1/2）SRAM存储器的组成（2/2）存储体32K×8位的SRAM逻辑结构图Intel2114静态RAM芯片是1K×4的存储器外部结构地址总线10根（A0～A9）数据总线4根（D0～D3）片选信号/CS，写允许信号/WE0—写，1—读内部存储矩阵结构64×64方阵，共有4096个六管存储元电路；采用双译码方式A3～A8（6根）用于行译码→64行选择线;A0～A2,A9用于列译码→16条列选择线;每条列选择线同时接4个存储元（共16×4=64列）2114逻辑结构图3.2.3读、写周期波形图SRAM存储器的读周期SRAM存储器的写周期课本P70【例1】下图是SRAM的写入时序图。R/W是读/写命令控制线，当R/W线为低电平时，存储器按给定地址把数据线上的数据写入存储器。请指出下图写入时序中的错误，并画出正确的写入时序图。正确的SRAM的写入时序图3.3DRAM存储器四管存储元3.3.1DRAM存储元的记忆原理3.3.2DRAM芯片的逻辑结构DRAM控制电路的构成写时序读出放大器读出放大器3.3.3刷新周期DRAM的刷新方式【例】设某存储器的存储矩阵为128×128，存取周期为0.5μs，RAM刷新周期为2ms，若采用集中式刷新方式，试分析其刷新过程。【例】设某存储器的存储矩阵为128×128，存取周期为0.5μs，RAM刷新周期为2ms，若采用分散式刷新方式，试分析其刷新过程。【例】设某存储器的存储矩阵为128×128，存取周期为0.5μs，RAM刷新周期为2ms，若采用异步式刷新方式，试分析其刷新过程。DRAM3.3.4存储器容量的扩充存储芯片与CPU的引脚存储器容量的位扩展D7由8K×1位的芯片构成8K×8位的存储器存储器容量的字扩展1K×816K×8的存储芯片：地址线14根，数据线8根，/CS，/WECPU的引脚：地址线16根，数据线8根，/MERQ，/WECPU的最高2位地址和/MREQ信号产生4个芯片的片选信号；4个存储芯片构成存储器的地址分配：第1片00000000000000000011111111111111即0000H～3FFFH第2片01000000000000000111111111111111即4000H～7FFFH第3片10000000000000001011111111111111即8000H～BFFFH第4片11000000000000001111111111111111即C000H～FFFFH译码器字位扩展：每个单元位数和总的单元个数都增加。例如：用1K×4的存储芯片构成2K×8的存储器扩展方法先进行位扩展，形成满足位要求的存储芯片组；再使用存储芯片组进行字扩展。要求：能够计算出字位扩展所需的存储芯片的数目。例如：用L×K的芯片构成M×N的存储系统；所需芯片总数为M/L×N/K片。共需要几块芯片，进行如何扩展？8片2M×8的SRAM芯片进行字扩展；数据线怎么连？各芯片的数据线均直接与CPU的8位数据总线连接；地址线怎么连？各芯片的地址线均直接与CPU的最低21位地址线连接；控制线怎么连？读写信号直接连接；剩余的高3位地址线和/MREQ和译码产生各芯片的片选信号/CS；存储器与CPU的连接补充例子74LS138译码器74LS138译码器逻辑功能表74LS138译码器内部结构图74LS139译码器74LS139译码器的逻辑功能表存储器地址段分析：A15…A11A10A9……A00110000000000000011001111111111101101000000000000110101111111111存储芯片选择