1．组合逻辑电路任何时刻的输出信号，与该时刻的输入信号有关，与以前的输入信号无关。2．在组合逻辑电路中，当输入信号改变状态时，输出端可能出现瞬间干扰窄脉冲的现象称为竞争冒险。3．8线—3线优先编码器74LS148的优先编码顺序是、、、…、，输出为。输入输出均为低电平有效。当输入…为11010101时，输出为010。4．3线—8线译码器74HC138处于译码状态时，当输入A2A1A0=001时，输出=11111101。5．实现将公共数据上的数字信号按要求分配到不同电路中去的电路叫数据分配器。6．根据需要选择一路信号送到公共数据线上的电路叫数据选择器。7．一位数值比较器，输入信号为两个要比较的一位二进制数，用A、B表示，输出信号为比较结果：Y(A＞B)、Y(A＝B)和Y(A＜B)，则Y(A＞B)的逻辑表达式为。8．能完成两个一位二进制数相加，并考虑到低位进位的器件称为全加器。9．多位加法器采用超前进位的目的是简化电路结构×。（√，×）10．组合逻辑电路中的冒险是由于引起的。A．电路未达到最简B．电路有多个输出C．电路中的时延D．逻辑门类型不同11．用取样法消除两级与非门电路中可能出现的冒险，以下说法哪一种是正确并优先考虑的？A．在输出级加正取样脉冲B．在输入级加正取样脉冲C．在输出级加负取样脉冲D．在输入级加负取样脉冲12．当二输入与非门输入为变化时，输出可能有竞争冒险。A．01→10B．00→10C．10→11D．11→0113．译码器74HC138的使能端取值为时，处于允许译码状态。A．011B．100C．101D．01014．数据分配器和有着相同的基本电路结构形式。A．加法器B．编码器C．数据选择器D．译码器15．在二进制译码器中，若输入有4位代码，则输出有个信号。A．2B．4C．8D．1616．比较两位二进制数A=A1A0和B=B1B0，当A＞B时输出F=1，则F表达式是。A．B．C．D．17．集成4位数值比较器74LS85级联输入IA＜B、IA=B、IA＞B分别接001，当输入二个相等的4位数据时，输出FA＜B、FA=B、FA＞B分别为。A．010B．001C．100D．01118．实现两个四位二进制数相乘的组合电路，应有个输出函数。A．8B．9C．10D．1119．设计一个四位二进制码的奇偶位发生器（假定采用偶检验码），需要个异或门。A．2B．3C．4D．520．在图T3.20中，能实现函数的电路为。（a）（b）（c）A．电路（a）B．电路（b）C．电路（c）D．都不是习题1．分析图P3.1所示组合逻辑电路的功能，要求写出与-或逻辑表达式，列出其真值表，并说明电路的逻辑功能。图P3.1解：CO=AB+BC+AC真值表ABCSCOABCSCO0000010010001101010101010110010110111111电路功能：一位全加器，A、B为两个加数，C为来自低位的进位，S是相加的和，CO是进位。2．已知逻辑电路如图P3.2所示，试分析其逻辑功能。图P3.2解：（1）逻辑表达式，，，（2）真值表ABCFABCF00001001001110110101110101111110（3）功能从真值表看出，ABC=000或ABC=111时，F=0，而A、B、C取值不完全相同时，F=1。故这种电路称为“不一致”电路。6．试设计一个全减器组合逻辑电路。全减器是可以计算三个数X、Y、BI的差，即D=X-Y-CI。当X＜Y+BI时，借位输出BO置位。解：设被减数为X，减数为Y，从低位来的借位为BI，则1位全减器的真值表如图(a)所示，其中D为全减差，BO为向高位发出的借位输出。（1）真值表XYBIDBOXYBIDBO0000010010001111010001011110000110111111由卡诺图得电路图7．设计组合逻辑电路，将4位无符号二进制数转换成格雷码。解：（1）列出4位二进制码→4位格雷码的转换真值表，如表所示。输入输出输入输出B3B2B1B0G3G2G1G0B3B2B1B0G3G2G1G000000000100011000001000110011101001000111010111100110010101111100100011011001010010101111101101101100101111010010111010011111000（2）根据真值表分别画出输出变量G3，G2，G1，G0的卡诺图，如图4.1.2-12所示。化简后，得，，，（3）由逻辑表达式得电路实现，如图所示。11．试用卡诺图法判断逻辑函数式Y（A，B，C，D）=∑m（0，1，4，5，1