存储器第4章教学内容§4.1概述§4.2主存储器一、概述二、半导体存储芯片结构三、RAM存储器四、ROM存储器五、存储器与CPU的连接六、存储器的校验七、提高访存速度的措施§4.3高速缓冲存储器§4.4辅助存储器六、存储器的校验（3）查错与纠错的原理：（2）奇偶校验码：有1位校验位的编码3、循环校验码CRC无余数，传输正确；有余数，传输出错。（5）生成多项式的条件：②检测位的位置i安排：例:求0101按“偶校验”配置的海明码（2）译码纠错过程：例：已知接收到的海明码为0100111，（按配偶原则配置）试问要求传送的信息是什么?七、提高访存速度的措施2、多体并行系统低位交叉编址的多体存储器（下图），程序连续存放在相邻体中，交叉存储。利于取连续执行指令多体并行存储器并行工作方式：Ⅰ—并行方式：N体同时启动，并行工作，分时传送Ⅱ—流水线方式：N体分时启动、分时工作，分时传送3、设置存控第4章教学内容§4.1概述§4.2主存储器§4.3高速缓冲存储器一、基本结构与工作原理二、地址映像和变换三、替换策略§4.4辅助存储器§4.3高速缓冲存储器2、设置Cache的理论依据—程序局部性原理地址之间的映射关系：3、设置主存-缓存的编址方式：——Miss，CPU发出访存操作请求后，要访问的内容不在缓存中。访问主存总次数例题：CPU访问Cache命中2000次，访问主存50次，Cache存取周期50ns，主存存取周期200ns。求：Cache-M.M系统的命中率、平均访问时间、效率及使用缓存后存储系统性能提高倍数。5、Cache工作过程示意框图6、Cache读操作7、Cache写操作单一缓存和二级缓存片载Cache——强调速度片外Cache——强调容量(2)统一缓存和分立缓存将指令Cache与数据Cache分开，主要考虑因素：主存结构是否同一、指令执行是否指令预取和指令流水控制方式。二、地址映像和地址变换1、直接映像：比较：直接映射Cache:硬件实现地址变换简单，判断主存-缓存区号即可判断“在”否替换简便，同区号内容直接替换即可实现数据替换可以由组成主存地址中直接提取出Cache地址无替换算法问题命中后速度很快块冲突率高，尤其在CPU访问不同区同一位置的主存块时，造成命中率低按区替换，若缓存块数大于主存区内块数，则无法充分利用缓存的剩余空间适宜容量大，速度高的Cache2、全相联映射：比较：判断复杂，需要完整判断主存-缓存的区号和块内地址，只有全部相同，才可以判断数据在缓存内比较电路硬件开销大替换复杂，计算出替换区号块号后才实现数据替换，并修改Cache内地址标志允许主存块映像到任意缓存块，无法由主存地址中直接提取出Cache地址块命中率高。无需按区映像，若缓存块数大于主存区内块数，能充分利用缓存的剩余空间适宜容量小，速度低的Cache3、组相联映射：主存区号四路组相连Cache实现组间直接映像，组内全相联映像判断复杂，需要完整判断主存-缓存的区号和组地址，只有全部相同，才可以判断数据在缓存内组内才需要大量比较电路，硬件开销小替换快，计算出替换区号组号后可以实现数据替换2r反映每组内块数，称为2r路组相联;当2r=0,为全相联映像;2r=c为直接映像。块命中率高，能充分利用缓存剩余空间，被广泛采用适宜容量小，速度高的Cache例题：主存容量512K×16位，Cache容量4096×16位，块长为4个16位的字，按字地址访存。Cache地址有多少位，可容纳多少块？主存地址多少位，可容纳多少块？在直接映射方式下，设计主存地址格式在全相联映射方式下，设计主存地址格式在二路组相联映射方式下，设计主存地址格式主存区号三、替换策略思考与练习模2运算：