嵌入式开发-基于PXI总线的水声目标回波模拟模块的设计.pdf
上传人:qw****27 上传时间:2024-09-12 格式:PDF 页数:5 大小:314KB 金币:15 举报 版权申诉
预览加载中,请您耐心等待几秒...

嵌入式开发-基于PXI总线的水声目标回波模拟模块的设计.pdf

嵌入式开发-基于PXI总线的水声目标回波模拟模块的设计.pdf

预览

在线预览结束,喜欢就下载吧,查找使用更方便

15 金币

下载此文档

如果您无法下载资料,请参考说明:

1、部分资料下载需要金币,请确保您的账户上有足够的金币

2、已购买过的文档,再次下载不重复扣费

3、资料包下载后请先用软件解压,在使用对应软件打开

基于PXI总线的水声目标回波模拟模块的设计陈鸣海军装备研究院科技信息研究所,北京市100161摘要:目前声呐等水声设备广泛使用宽带发射信号,为了模拟水声目标的回波,研究了一种高精度的宽带目标回波实时模拟技术。该模块采用PXI总线,PXI总线计算机可以使用总线直接对硬件进行控制,传输速度高。模块可实时完成对水声目标回波延迟、脉冲伸缩、包络调制的精确模拟。分析了该模块的硬件结构,编写了该模块的WDM驱动程序、应用程序以及与LabView软件的接口程序。该模块对某型宽带多普勒声呐的海底回波进行模拟,模块能满足宽带回波模拟的要求。关键字:宽带回波;PXI总线;WDM驱动程序中图分类号:TJ972+.310引言目标回波模拟是通过计算机系统对水声信号进行建模,然后在计算机或其它设备上实时模拟水声目标回波并输入至信号处理器,以达到检测信号处理单元功能、性能的目的。PXI总线是PCI在仪器领域的扩展,它将CompactPCI规范定义的PCI总线技术发展成适合于试验、测量与数据采集场合应用的机械、电气和软件规范,从而形成了新的虚拟仪器体系结构。目前,PXI总线在测控领域得到了越来越多的应用。本文介绍了自行设计研制的宽带回波模拟器,可模拟4路水下目标回波,且各目标的方位、速度、强度、距离等参数在计算机的控制下实时可控,为多参数回波模拟水池实验系统提供一套功能强、实时性好、使用方便的通用宽带回波模拟模块。1宽带水声目标回波模型目前声呐的发射信号大量采用宽带信号,传统的窄带回波模型已经难以适应回波仿真的要求,必须使用宽带回波模拟进行分析。主动自导工作时,由发射机向目标发出声波u(t),经目标反射后形成回波s(t)。回波s(t)携带着有关目标的所有信息,是检测和参数估计的全部依据。由于目标的运动,发射波形与接收波形的宽度是不同的,存在时间压缩效应。若目标做匀速运动,速度为v,海水中声速为c,[1,2]则宽带目标回波模型如下:s(t)=su[s(t−τ0)](式1)c−v其中:s=,被称为时间尺度或多普勒压缩因子。c+v由宽带回波模型可见,回波与发射波相比,有几点变化:①振幅衰减,对慢起伏点目标,其时间包络为瑞利分布的随机变量。②时延,回波相比发射波延迟τ0。③时间尺度s,使得时间包络产生伸缩,即时宽和幅宽受到压缩或扩展。12系统需求与设计结构2.1系统需求为了满足宽带回波模拟的需要,回波模拟模块应具有以下功能:①具有更大的动态范围以模拟不同距离的目标回波;②能够精确地模拟目标回波的强度、时延和脉冲伸缩;③能够精确地测量并记录输入、输出信号的各项参数。在对以上功能进行仔细分析后,确定回波模拟器应满足以下参数:①目标强度:0~80dB(可设定),0.375dB档;②回波时延:0~3秒,误差不大于0.5%;③模拟运动速度:-30~+30kn;④脉冲展宽可设定;回波模拟器将接收到的脉冲信号通过AD转换保存在FIFO中,发射时再从FIFO里取出数据进行DA。这种方式很好地保存了接收信号的信息,同时DA输出时钟逐Hz可调,能实现对回波进行脉冲展宽。经过数字衰减后输出,衰减程控可调,可用于形成回波包络。2.2系统结构在某检测设备的研制过程中,研制了基于PXI总线的回波模拟模块,该模块能对发射信号进行高速采集,在精确延迟后,提供模拟回波,可利用声对接阵对声纳进行陆上测试。系统结构框图如图1所示:输入信号A/DFIFOD/A数字输出调理采集存储器输出衰减A/D时钟读/写标志D/A时钟时钟信号DDSCPLD时钟控制信号衰减控制PXI总线接口PXI总线图1回波模拟模块结构框图回波模拟模块包括模拟输入、数据采集、数据存储、数据回放、DDS方波产生器、PXI接口六部分。系统结构如图1所示。其核心部分是AD转换、DA输出、PCI接口及FIFO的实现。模拟输入部分由运放直流耦合放大电路组成,主要功能是向后级电路提供可靠的模拟信号。系统中的AD转换器采用AnalogDevice公司生产的AD9709。采样时钟由高精度DDS芯片AD9850提供,并由CPLD进行控制,最高采样频率可达40MHz,并可实现逐Hz可调。数据缓存采用异步FIFO,系统选用两片512K×9的IDT72V2113,通过深度扩展,实现1M×9的FIFO。数据D/A采用Burr-Brown公司的ADS831芯片。FIFO的读写时钟、2状态控制、AD控制、DA控制以及DDS频率控制均由CPLD实现。在采集波形存取中,采用了FIFO存储发射信号,主控模块通过读写地址产生电路对波形存取的过程进行控制。时钟产生模块为读写地址产