天水师范学院TIANSHUINORMALUNIVERSITY《数字电子技术与逻辑设计》设计报告题目：基于D触发器的机械去抖动电路设计学院：电子信息与电气工程学院专业：电子信息工程班级：14级电信一班姓名：学号:2015年12月30日目录设计背景………………………………………………………2设计要求………………………………………………………23电路组成框图………………………………………………….34.设计内容……………………………………………………….4.4.1二选一门电路……………………………………………………..4.4.2数字去抖动电路设计……………………………………………..54.3初值可预置型计数器设计………………………………………..74.4500HZ和1KHZ的分频…………………………………………104.58421BCD译码的verilog语言……………………………………………….134.6蜂鸣器…………………………………………………………....14.4.7动态扫描计数器与位选，选择器…………………………………………..14.4.8十六进制7段显示译码器程序……………………………………………..155.整体设计电路图…………………………………………..166.引脚分配情况…………………………………………………177.调试……………………………………………………………178.实验心得体会…………………………………………………189.参考文献………………………………………………………18基于D触发器的机械去抖动电路设计1.设计背景作为机械开关的键盘，在按键操作时，由于机械触点的弹性及电压突跳等原因，在触点闭合或开启的瞬间会出现电压抖动。为保证按键触发的准确性，在按键电压信号抖动的情况下不能进行状态输入。为此必须进行抖动处理。消抖部分的信号一般有硬件和软件两种方法。硬件就是加抖动电路，这样可以从根本上解决按键抖动问题。还可以用可编程逻辑器件设计相应的逻辑和时序电路，这里介绍一种使用D触发器构成的电路，能去除含电子抖动的任意形式及几乎任意频率的信号，且能从电路上控制输出信号的脉宽。这是一种更实用、功能更完善的电路。这种电路基本上就是滤波器，它可以将信号中的毛刺、随机噪声信号或电子抖动信号都“滤除”，只让真正的数据信号通过此电路。总之就是将输入电平的杂波分量滤除，能准确的判断电平变换。因此消除始终抖动是必要的2．设计要求（1）在Quartus||下完成设计，根据课本第6章图6—40,设计一个机械键去抖动电路（图中工作时钟CLK为几百HZ）。参照第8章图8—28所示的同步可预置型计数器设计一个14进制计数器。计数器时钟端CLK接去抖动电路的KEY—OUT。（2）当每一次按键，如果计数器只加1，表明去抖动电路良好；如果计数值增加大于1，表明键的抖动尚未消除。（3）最终要能直观地比较出加抖动电路和没加去抖动电路的不同效果。3．电路组成框图该电路只要有二选一门电路、初值可预置型14进制计数器、显示译码器、数码管、500HZ的分频如下图所示。二选一门电路数字消抖动电路1KHZ、500KHZ的分频初值可预置型14进制计数器显示译码器数码管4.设计内容单个模块的设计4.1二选一门电路该数据选择器有两个输出信号（A和B）和一个控制输入（S）一个输出（OUT）。当S为1的时候OUT选择A，当S为0的时候OUT选择B简单的表达输入输出SOUT1A0B具体化：输入输出ABＳＯＵＴ０００００１０１１０００１１０１００１００１１０１０１１１１１１二选一门电路４.２数字去抖动电路设计如图所示的电路由４个Ｄ触发器和１个４输入与门构成。电路有一个工作时钟CLK。4个D触发器链接成同步时序方式，即将它们的时钟输入端都连在一起。工作时与时钟同步工作，输入信号以移位串行方式向前传递。其信号输入口是KEY—OUT。分析此电路可以发现，其“滤波”功能的关键是这样的，当信号被串入电路后，能在KEY—OUT输出脉冲信号的条件是，必须在4个D触发器的输出端Q都同时为1，次与门才输出高电平。由于干扰抖动信号是一群宽度狭窄的随机信号，在串入时，很难十分整齐地同时使与门输出为1，而只有正常信号才足够的宽度通过此电路，从而起到了“滤除”的功能。如果增加D触发器的数量，可以一定程度上提高滤波性能。仿真结果如图所示4.3初值可预置型计数器设计与其他类型计数器相比，计数初值可预置型计数器的适用面更宽