北京中教仪装备技术有限公司1实验一基本逻辑门设计一、实验前准备1.EXCD_1可编程片上系统开发板2.下载线3.5V电源。二、实验目的熟悉使用ISE软件进行简单的VHDL文本方式设计学习使用USB电缆或并口下载线下载逻辑电路到FPGA并能调试电路使其正常工作。熟悉数字电路集成设计的过程。三、实验原理本实验主要设计基本的门电路包括两输入与门两输入与非门两输入或门两输入或非门两输入异或门两输入同或门。四、实验内容1.启动软件启动xilinxISE软件可以看到主界面有工程导向窗口处理窗口信息窗口以及用户区四部分所构成如图1-1所示。图1-1xilinxISE主界面北京中教仪装备技术有限公司22.创建工程1打开创建新工程管理窗口在ISE主界面下主菜单下选择File-NewProject启动工程建立向导。弹出工程设置对话框如图1-3所示需要分别制定工程名工程路径以及顶层设计所使用的输入方式。这里将工程名取为gate。图1-2新建工程导向窗口工程顶层文件设计输入方式选择下拉框中有四种方式可供选择分别为HDL、Schematic、ENDIF、NGC/NGD。HDL表示顶层设计使用HDL语言输入实现Schematic表示顶层设计使用原理图输入实现ENDIF表示顶层设计使用电子设计交换格式实现NGC/NGD表示顶层设计使用NGC/NGD网表实现。这里我们选择硬件描述语言作为顶层设计的输入方式。而后直接点击图1-2中的Next按钮。2选择目标器件目标器件选择与平台硬件相关其对话框如图1-3所示包括以下选项产品范围ProduceCategory、芯片系列Family、芯片型号Device、封装类型Package、速度信息Speed、综合工具SynthesisTool、仿真工具Simulator、设计语言PreferredLanguage。EXCD-1开发板提供的芯片是XilinxSpartan3EXC3S500EFPGA器件封装形式为PQ208。具体设置参数参如图1-3所示而后点击如图1-3中Next按钮。北京中教仪装备技术有限公司3图1-3目标器件设置窗口3创建新源文件图1-4创建新源文件导向窗口一个工程至少包含一个源文件可在此时建立新的源文件也可在工程建立完毕后主菜单下选择Project-NewSource来建立源文件。我们选择此时建立新的源文件。点击“NewSource”按钮弹出新源文件建立向导如下图1-5所示。向导提供多种源文件类型可供选择这里我们选择“VHDLModule”文件名命名为“gate”而后点击如图1-5中所示Next北京中教仪装备技术有限公司4按钮。图1-5创建新源文件导向窗口2模块定义窗口中所定义的内容是所要设计模块的实体说明即模块的端口说明。本实验所要实现的是基本门电路的设计包括2输入与门、2输入与非门、2输入或门2输入或非门、2输入异或门、2输入同或门。设定a、b为两个输入端口6个不同类型的逻辑门共6个输出信号z0z5选择输出为总线模式BusMsb、Lsb分别表示最大端口号与最小端口号注意选择端口方向in、out、inout。设置完毕后点击如图1-6所示Next按钮。图1-6模块定义窗口新源文件模块定义完成后即得到创建新源文件总结窗口详细列出了模块端口定义。北京中教仪装备技术有限公司5如此时发现错误可点击“Back”回到模块定义窗口进行修改。确定无误后点击如图1-7Finish按钮结束新源文件创建工作。图1-7新源文件创建总结窗口回到新建工程导向窗口对比图1-4可以看到新建的源文件已经存在当前建立的工程下。点击如图1-8所示Next按钮。图1-8创建了源文件后的工程导向窗口4添加源文件在添加源文件导向窗口中可将与工程相关的所有设计文件加入该工程。如果有已经设计北京中教仪装备技术有限公司6好的文件可在此点击“AddSource”进行添加。如没有则直接点击Next按钮。图1-9添加源文件导向窗口5结束设置在工程设置统计窗口可以看到对工程的描述总结目标器件的描述以及新建源文件的总结。点击Finish按钮完成工程创建。图1-10工程设置统计窗口北京中教仪装备技术有限公司73.设计输入在已经创建了工程的ISE主界面双击工程导向窗口gate工程下gate.vhd文件即可在用户区看到如图1-11所示的界面。这是由ISE软件自动生成gate设计VHDL语言框架包括库的声明包的声明完整的实体说明以及结构体框架。使用VHDL语言设计完善基本逻辑门电路设计拨动开关SW0、SW1作为两输入端LED0LED5作为输出显示以观察实验结果。LED与基本门电路对应关系如表1-1所示。图1-11ISE软件自动生成文件结构表1-1基本逻辑门输出端口与LED对应表基本门电路LED编号2输入与门D52输入与非门D42输入或门D32输入或非门D22输入异或门D1