实验三多谐振荡器和计数器的设计一、实验目的1、学会用Multisim7的总线功能设计电路；2、学会Multisim7虚拟仪器逻辑分析仪的使用；3、掌握用555电路设计振荡器的方法；4、掌握集成同步十进制计数器74LS160的逻辑功能，用置零法和置数法设计其它进制计数器。二、实验原理及参考图1、555定时器是一种多用途的数字—模拟混合集成电路，利用它能极方便地构成施密特触发器、单稳态触发器和多谐振荡器，其管脚图如图4-3.1所示。2、集成同步十进制计数器74LS160除了十进制加法功能之外，还有同步预置数、异步置零和保持功能，其管脚图如图4-3.2所示，其功能表如表4-3.2所示。74LS160通过置零法和置数法可以构成其它进制计数器。置零法的原理：当计数器从零开始，计数到某个状态时，令它跳过后面的其它状态，直接置零，重新开始计数。置数法的原理：通过给计数器重复置入某个数值，使计数器跳过若干个状态。图4-3.1图4-3.2三、实验内容与步骤1、多谐振荡器的设计（1）、用555电路设计一个输出频率可调范围为100Hz～10KHz的多谐振荡器；（2）、根据设计值，选择元件并设置好参数、连接好电路；（3）、用示波器观察输出波形，并测量输出信号的频率范围，与设计值进行比较，讨论产生误差的原因。当输入电阻为R2=4997500Ω时，获取100HZ的振荡器。实际输出波形的周期为T=10.038ms；其误差为（100-1/10.038*1000）/100*100％=0.38％;当输入电阻为R2=47500Ω时，获取10KHZ的振荡器；实际输出波形的周期为T=117.424us；其误差为（10000-1/117.424*1000000）/10000*100％=14.84％；误差分析：当输入频率较小时，相对误差小；频率大，则具有较大的误差。如上原理图显示，电容C1的取值Q=1/(Ln3-Ln1.5)，而实际取值为1.4427nF,无法消除所有的计算误差。所以，在获取较大频率值时，误差得到放大，使实际产生的数据不准确。这就是100HZ和10KHZ误差大小的原因之一。二来实现硬件电路的元器件本身数值不是准确的，存在相对误差，从而引起波形频率不准确。2、计数器的设计（1）、用置零法将74LS160连接成七进制计数器，输出QD、QC、QB、QA接数码管及逻辑分析仪；（2）、将用555电路设计的多谐振荡器做成子电路，作为74LS160的CP信号；（3）、将上述电路的公共连接部分用总线设计，注意输入、输出总线的标号；（4）、调整CP信号频率为1K左右，打开仿真开关，观察数码管显示的数字变化规律和逻辑分析仪显示的状态转换（波形变化）规律，并记录；（5）、用置数法重复上述步骤。（1）、用置零法将74LS160连接成七进制计数器，输出QD、QC、QB、QA接数码管及逻辑分析仪；（2）、将用555电路设计的多谐振荡器做成子电路，作为74LS160的CP信号；（3）、将上述电路的公共连接部分用总线设计，注意输入、输出总线的标号；（4）、调整CP信号频率为1K左右，打开仿真开关，观察数码管显示的数字变化规律和逻辑分析仪显示的状态转换（波形变化）规律，并记录；四、思考题设计占空比可调的多谐震荡器仿真波形为：用置入0000的置数法设计七进制计数器，并观察进位信号RCO