计算机组成原理实验报告实验一寄存器组成实验一、实验目得(1)熟悉D触发器得功能及使用方法。(2)掌握寄存器文件得逻辑组成及使用方法。二、实验内容(1)掌握QuartusII得使用方法,能够进行数字电路得设计及仿真。(2)验证QuartusII所提供D触发器得功能及使用方法。(3)设计具有1个读端口、1个写端口得寄存器文件,并进行存取操作仿真/验证。三、实验原理及方案QuartusII提供了多种类型得触发器模块,如D触发器、T触发器等。固定特性得触发器模块有不同得型号,参数化得触发器模块有lpm_ff、lpm_dff、lpm_tff等。D触发器常来构建寄存器。本次实验我们用QuartusII中提供得8为D触发器模块,实现了一个8×8bits得寄存器组,因此,操作地址均为3位,数据均为8位。由于要求读写端口分离,因此,读操作得相关引脚有地址raddr[2、、0]、数据输出q[7、、0],写操作得相关引脚有地址waddr[2、、0]、数据输入data[7、、0]、写使能wen。其中,省略读使能信号可以简化控制,即数据输出不受限制。寄存器文件通过写地址waddr[2、、0]、写使能wen信号来实现触发器得写入控制,通过读地址raddr[2、、0]信号来控制触发器得数据输出选择。其连接电路原理如图所示。寄存器文件得组成则由此,可在QuartusII中连接原理图:实验结果仿真波形如下:小结通过此次实验,我们学会了QuartusII得原理图得构造方法,以及仿真方法,并且使用lpm_dff作为三态门,控制数据得输入,并且在输出时,用lpm_mux选择每个寄存器得数据输出。最后,在本次实验中,我们重新巩固了课堂学习得内容,也对寄存器加深了了解,相信我们会通过实验在计组得学习道路上越走越远。实验二运算器组成实验一、实验目得(1)熟悉加/减法器得功能及使用方法。(2)掌握算术逻辑部件(ALU)得功能及其逻辑组成。(3)加深对运算器工作原理得理解。二、实验内容(1)验证QuartusII所提供加/减法器得功能及使用方法。(2)设计具有加法、减法、逻辑与、逻辑非4种功能得ALU,并进行功能仿真/验证。三、实验原理及方法本实验所要求得ALU数据宽度为8位、具有4种算术及逻辑运算功能,其功能选择引脚记为SEL[1]～SEL[0]。该ALU实现得具体功能如表1所示,其中,算术运算可以实现有符号数、无符号数得运算功能。表1ALU功能表功能选择实现功能SEL[1]SEL[0]操作助记符功能函数00加法ADDF＝A＋B01减法SUBF＝A－B10逻辑与ANDF＝A·B11逻辑非NOTF＝ALU得加法、减法功能可由QuartusII提供得lpm_add_sub模块实现,逻辑与、逻辑非功能可由QuartusII提供得lpm_and、lpm_inv模块实现。QuartusII中,lpm_开头得模块均为参数化模块,使用时可以自定义其功能参数,如lpm_add_sub就是一种参数化加/减法器,可以定义其实现功能、数据宽度、结果状态等。本实验所要求ALU得逻辑结构如图所示,控制形成电路负责产生各功能模块得控制信号,本实验中与门、非门无需控制就是特例;状态形成电路负责产生4个状态标志,分别就是零标志ZF、进位/借位标志CF、溢出标志OF、结果符号标志SF。ALU逻辑结构本实验原理如图所示:实验结果仿真波形为:小结这次通过此次实验,我们通过QuartusII构造了一个简单得ALU,我们了解到了ALU基本构造方式,深化了对ALU得了解,而且我们学到了数字电路得编码方式以及计算方式,巩固了之前所学,受益匪浅。实验三存储器组成实验一、实验目得(1)熟悉半导体存储器得存取方法。(2)掌握存储器得扩展方法。(3)掌握存储器与总线得连接方法。二、实验内容(1)验证QuartusII所提供半导体存储器得功能及使用方法。(2)设计一个读/写端口分离得256×8bit得存储器,地址空间中前一半只读、后一半可读可写,并进行存取操作仿真/验证。(3)将上述存储器连接到地址/数据复用得总线上,并进行存、取操作仿真/验证。三、实验原理及方案1、半导体存储器得操作QuartusII提供了多种类型得半导体存储器模块,如lpm_dq、lpm_dp、lpm_rom等,这些模块均均为同步存储器,可以自定义存储字长、存储字数。本实验中要求存储字长为8位即可。以8位字长、256个存储单元、读/写端口分离得存储器lpm_dq为例,其I/O引脚如图4所示。其中,data[7、、0]、q[7、、0]分别为数据输入、数据输出引脚,wren为写操作(写使能)信号、高电平有效,clock为同步操作得时钟信号。图4lpm