在关于旁路电容的正确选择的激烈辩论之后，下一个可能成为最优争议的话题是薄层板。它们真的是有益的吗？我们真的需要它们吗？自20世纪90年代初以来，薄层板大多数作为埋电容销售，很多次还暗示，至少含蓄地表示使用薄层压板，我们可以消除机主板上的高频旁路电容。这真的可能吗？答案在薄层板的电学特性中。一对矩形平行板导体，一种电源/接地层对，被电介质隔开，如图1所示，形成静态电容。图1：一对金属层形成一个平行板电容器。C电容和层压板(eoer)的电介质常数，导体面积(l*w)成正比，与电介质厚度(h)成反比：自由空间的介电常数，e0为8.85pF/m，我们大多数的PCB层压板er相对介电常数大约为4。这个表达式告诉我们“埋电容”的名字从何而来：一个电源/接地层对给予我们埋在叠层下的电容，因为我们使用了更薄的绝缘板和/或更高的介电常数，我们获得了更多的电容。一个一英寸正方形电源-接地对，50um（2-mil）埋电容绝缘板产生大约450pF的电容。如果我们把电介质的厚度增加一倍，电容下降1/2，如果我们把电介质厚度减少一半，电容增加一倍。一个简单的叠层选择，如图2所示，使我们有机会以增加电容值：把电源层和接地层相邻放置，中间没有信号层，我们可以把平面层放置得更近一些，就能获得更多的电容值。当我们把一个信号层安置在电源层和接地层中间时，最小分隔距离受到最窄蚀刻可靠性限制。我们越接近平面，我们越需要使用更窄的轨迹来保持我们的阻抗目标。对于50欧姆的轨迹，假设普通材料和工艺，平面到平面分隔距离被限制在10密耳（250微米）或更多。相反，如果我们将电源层和接地层配对，我们可以把层靠得非常接近，仅受到有限的表面粗糙度造成短路的风险。注意，图2仅显示了多层堆栈的一部分，在一个完整堆栈的定义过程中，我们需要考虑各种附加因素，如电路板的对称性、厚度等。图2：我们可以通过把电源层和接地层相邻放置，中间没有信号层，以获得更多静电电容。因此，如果我们在电源-接地层上使用薄层板，我们真的可以消除电路板上的很多旁路电容吗？答案是肯定的，但并不是因为薄层压板，而由于其较低的电感。图3显示了在一块电路上测量的电感，和我们之前的专栏HYPERLINK"http://www.pcbdesign007.com/anm/anmc.cgi?a=76139&l=http%3A%2F%2Fwww.ems007.com%2Fpages%2Fzone.cgi%3Ftopic%3D0%26artcatid%3D%26a%3D73398%26artpg%3D1%26artid%3D73398%26pg%3D1"\t"_blank"TheBigBangandthePowerDistribution中图2和图3上显示的相似。图3：测量一个2-mil电介质裸PCB上电源轨道的自感量级。该图的垂直刻度是dBohm。零dBohm对应一欧姆，-20dBohm为0.1欧姆，等等。低频率曲线显示了一条直线下坡，在对数刻度中这表明电容。我们可以计算出静电电容，例如从60MHz频点，该点阻抗为零dBohm，或一欧姆。此值相当于3nF静电电容。200MHz曲线有一个最低限度，之后有一个上坡，对应于电感。如果现在我们忽略共振（我们将在以后的专栏文章中谈到），我们可以用一个平均线近似这条曲线，平均线通过零dBohm。这相当于大约150pH电感。3nF静态电容在电源轨道上不是很多：除非电路产生很少很少的电力，通常我们需要更多的电容来保持电阻在较低频率，在我们目标值以下。锡层压板带来的真正的好处是它的低电感。平面对的电感大约为L[pH]=33*h[mil]，在上面我们2-mil的平面分离中产生66pH。相对于层压板的静电电容，它在平面上的任何地方都保持不变，电感随位置的变化而不同。这是平面中的最低点，在两侧和边缘大幅上升。图3的阻抗是在一个角落里测量的，这说明了150pH的电感值（而不是预期的2-mil厚度上66pH）。但是这个电感即使在角落里，也远远低于我们我们在一个单个旁路电容中可实现的。与此相反，一个单个的旁路电容电感通常约为1nH，比2-mil平面对的平均电感至少高10倍。无论是离散的旁路电容还是电源接地平面对，阻抗变成了在串联谐振高频之上的感应。在高频率下，最重要的就是电感，薄层板确实产生非常低得电感。所以，当谈到薄层板，要想想他它们的电感系数，而不是它们的电容。