第二章微处理器结构及微型计算机工作原理【主要内容】【学习目标】【重点】【难点】【知识点】2.1微型计算机的组成及其工作原理2.1微型计算机的组成及其工作原理2.1微型计算机的组成及其工作原理2.1微型计算机的组成及其工作原理2.1微型计算机的组成及其工作原理2.1微型计算机的组成及其工作原理2.1微型计算机的组成及其工作原理2.1微型计算机的组成及其工作原理2.1微型计算机的组成及其工作原理2.28086/8088微处理器的功能结构2.28086/8088微处理器的功能结构2.28086/8088微处理器的功能结构2.28086/8088微处理器的功能结构2.28086/8088微处理器的功能结构2.28086/8088微处理器的功能结构2.28086/8088微处理器的功能结构2.28086/8088微处理器的功能结构2.28086/8088微处理器的功能结构（一）数据寄存器（二）地址指针寄存器（三）段基址寄存器（三）段基址寄存器（三）段基址寄存器（三）段基址寄存器（三）段基址寄存器（三）段基址寄存器（三）段基址寄存器（四）状态标志寄存器（四）状态标志寄存器（四）状态标志寄存器（四）状态标志寄存器（四）状态标志寄存器（五）指令指针寄存器IP（五）指令指针寄存器IP2.18088的引脚信号和总线形成2.1.18088的两种组态模式2.1.18088的两种组态模式（续）8088的引脚图2.1.2最小组态的引脚信号1.数据和地址引脚1.数据和地址引脚（续1）1.数据和地址引脚（续2）2.读写控制引脚2.读写控制引脚（续1）2.读写控制引脚（续2）2.读写控制引脚（续3）2.读写控制引脚（续4）2.读写控制引脚（续5）2.读写控制引脚（续6）3.中断请求和响应引脚3.中断请求和响应引脚（续1）3.中断请求和响应引脚（续2）4.总线请求和响应引脚4.总线请求和响应引脚（续1）5.其它引脚5.其它引脚（续1）5.其它引脚（续2）5.其它引脚（续3）“引脚”小结“引脚”提问2.1.3最小组态的总线形成补充：三态门和D触发器三态缓冲器（三态门）74LS244双向三态缓冲器Intel828674LS245D触发器74LS273三态缓冲锁存器（三态锁存器）Intel828274LS3732.1.3最小组态的总线形成（1）20位地址总线的形成（2）8位数据总线的形成（3）系统控制信号的形成2.1.4最大组态的引脚定义2.1.5最大组态的总线形成2.28088的总线时序2.28088的总线时序（续1）2.28088的总线时序（续2）2.28088的总线时序（续3）2.28088的总线时序（续4）2.2.1最小组态的总线时序存储器写总线周期I/O写总线周期存储器读总线周期I/O读总线周期插入等待状态Tw2.2.2最大组态的写总线时序2.2.2最大组态的读总线时序第2章教学要求什么是分时复用？基本控制信号的组合方法最小组态总线形成(Intel产品手册推荐电路)S2*、S1*、S0*的编码意义总线周期各种周期的动态演示存储器读[20002H]＝35H等待状态等待状态Tw的插入2.2.38088的引脚信号和总线形成本讲知识要点1．8086CPU的两种工作模式2．8086CPU的引脚信号和功能8086引脚8088引脚(2).两种模式下，名称和功能相同的32个引脚(3).最小模式下的24--31引脚(4).最大模式下的24--31引脚(5).引脚小节(6).8086CPU的引脚分类“引脚”小结“引脚”提问3．两种模式下系统的典型配置(2)最大模式一、相关的基本概念3.指令周期、总线周期及时钟周期4.8086/8088微机系统的主要操作二、典型的8088时序分析2．最小模式下的典型时序(1).最小模式下的总线读操作时序(2).最小模式下的总线写操作时序(3).中断响应周期(对可屏蔽中断)(4).系统的复位和启动操作（对最大小模式都一样）(5).总线占用周期(6).总线空操作3．最大模式下的典型时序(2).最大模式下的总线写周期(3).I/O读/写周期总线周期各种周期的动态演示等待状态等待状态Tw的插入1、总线控制器82888288根据8086CPU在最大模式下要执行操作的状态信号建立控制时序。（1）内部结构1、总线控制器8288（2）引脚信号及控制逻辑1、总线控制器8288（3）、总线控制器8288功能8288引脚图2、最大模式下系统总线连接图3、最大模式下系统总线连接说明（1）8086的S0,S1,S2连接8288，由8288译码产生总线控制信号。MEMR:存储器读信号；MEMW:存储器写信号；IOR:I/O读信号；IOW:I/O写信号；INTA:中断响应信号3、最大模式下系统总线连接说明（1）8086的S0,S1,S2连接8288，由828