第25卷第4期企业技术开发2006年4月Vol.25No.4TECHNOLOGICALDEVELOPMENTOFENTERPRISEApr.2006基于VirtexⅡ-PRO高速数据采集系统设计廖继旺,孙洪淋(湖南信息职业技术学院,湖南长沙410200)摘要:在以XilinxⅡ-PRO和MAX104A为主要部件的高速数据采集系统中,提高系统处理速度的关键是芯片和芯片之间数据高速传输。文章重点介绍了LVDS和LVPECL接口匹配设计和高速串行RocketIO技术的实现。关键词:FPGA;高速采集;接口中图分类号:TN702文献标识码:A文章编号:1006-8937(2006)04-0015-03Designofahigh-speedsamplingsystembasedonVirtexⅡ-PROLIAOJi-wang,SUNHong-lin(HunanCollegeofInformation,Changsha，Hunan410200,China)Abstract:Inthehigh-speedsamplingsystemwhosemaincomponentsareXilinxⅡ-PROandMAX104A,thekeyofimprovingsystematicprocessingspeedisthatthedataaretransmittedatahighspeedbetweenchipandchip.ThispapermainlyintroducestwotopicswhicharetheinterfacematchdesignofLVDSandLVPECLandtherealizationofhighspeedserialRocketIOtechnology.Keywords:FPGA;high-speedsampling;interface当前,越来越多的通信系统工作在很宽的频带频信号经A/D采样电路采样后,转换成LVDS(Low上,对于保密和抗干扰有很高要求的无线军用通信VoltageDifferentialSignaling)信号送入FPGA中,或更是如此。随着信号处理器件的处理速度越来越快,通过FPGA的端口RocketIO从高速接口输出,或数据采样的速率也变得越来越高。在军事电子信息通过FPGA的端口LVDS循环存储于高速缓存中,领域,要求处理的频带要尽可能的宽、动态范围要尽再由低速接口输出。其中,FPGA主要完成对外接口可能的大,以便得到更宽的频率搜索范围,获取更多管理、高速缓存的控制和管理。时钟控制电路对A/的信息量。因此,通信系统对信号处理前端的A/DD数据转换器和可编程门阵列FPGA起同步和均衡采样电路提出了更高的要求,即希望A/D转换速度作用。快而采样精度高,以便满足系统处理的要求。FPGA目前,可编程门阵列FPGA的出现已经高速RocketIO显著改变了数字系统的设计方式。应用可编AD采样接口输出程门阵列FPGA,可使数字系统设计具有高电路输出FIFO度的灵活性,因此可编程门阵列FPGA的应LVPECLLVPECL信号输入用越来越广泛。而VirtexⅡ-PRO的出现更输出输入是使FPGA的功能更加强大,但随之而来的LVDS高速输出缓存是要求提高数据的传输速率。过去人们总是关心如何提高处理器运行速度,而现在关心的是怎样才能更快地将数据从一个芯片传时钟输到另一个芯片。因而,高速数据采集系统的输入输出接口设计就显得尤为重要。图1数据采集系统原理框图1高速采集系统介绍2I/O接口设计数据采集系统原理框图如图1所示。输入的中2.1VirtexⅡ-PRO和MAX104A接口介绍收稿日期:2005-12-30VirtexⅡ-PRO是在VirtexⅡ系列FPGA的基础作者简介:廖继旺(1971—),男,湖南洞口人,大学本科,湖南上,嵌入了高速I/O接口和IBMPowerPC处理器。它信息职业技术学院讲师,研究方向为数字信号处理与信息安全。能实现超高带宽的系统芯片设计,支持LVDS、16企业技术开发2006年4月LVPECL等多种差分接口,适应性很强,其中高速串平行的差分信号线上流经的电流方向相反,噪声信行(MGT)技术采用了RocketIO技术。VirtexⅡ-PRO号同时耦合到两条线上,而接收端只关心两信号的采用具有时钟恢复功能的全双工3.125Gb/s串行差值,于是噪声被抵消。由于两条信号线周围的电I/O收发器,可实现每通道带宽达到3.125Gb/s的磁场也互相抵消,故差分信号传输比单线信号传输不同协议设计。收发器支持高达每通道3.125Gb/s电磁辐射小得多,从而提高了传输效率并降低了