FPGA课程设计报告课程名称：FPGA系部：信息工程系专业班级：学生姓名：班级学号：指导老师：实验目的与要求（1）要独立完成测试题目，通过使用MATLAB/Simulink、SystemGenerator进行模型的设计，锻炼自己综合运用所学知识的能力。（2）熟练掌握MATLAB/Simulink、SystemGenerator、ISE10.1软件的使用方法。（3）熟练使用常用的仿真模块，熟悉整个设计流程。二、设计内容实验（一）：使用SystemGenerator建立模型，名称为design_flow，设计实现信号延迟功能，通过ISE10.1下载至FPGA中，通过Spartan-3E开发板上SW0开关控制LED0指示灯的亮灭。实验（一）步骤：1、打开simulink的库浏览器并建立一个新的simulink模型。2、从浏览器中拖出XINLINX模块和其他的simulink块到新的模型中，每个simulink模块都可以被用户自行设置使用，通过双击模块图标来设置属性。3、每一个systemgenerator设计需要一个systegenerator。4、打开MATLAB。5、建立新模型。6、保存模型并命名，以design_flow.mdl为文件名保存路径7、防止仿真模块并仿真，放置systemgenerator仿真模块并仿真。8、单击startsimlink开始仿真，双击scope模块查看仿真结果实现延时一秒输出。9、生成ISE工程，并修改gatewayin和gatewayout模块。10、双击systemgenerator模块，对应到配套使用的开发板进行设置。11、使用ISE软件打开netlist文件夹中的design_flow_cw.ise文件，并生成流文件下载到卡法办中，实现用开关SW0控制LD0灯。实验（二）：建立模型add_overflow，实现十进制数8与5相加，通过设置不同的溢出模式和数据位数，查看仿真结果，并结合定义对结果进行分析。实验（二）步骤：建立新的simulink模型，并以add_overflow为文件名保存。放置systemgenerator仿真模块。单击startsimulink开始仿真，display、display1、display2分别显示-4,7,13。实验（三）步骤：打开SG\exercise\black_box\blackbox.mdl模型，将VHDL语言编写的转置FIR滤波器导入到SystemGenerator中，实现硬件描述语言的协同仿真。采用ISESimulator仿真模式，并查看仿真结果。1.打开C：/SG/exercise/black_box.mdl2.将xilinxBlockset—basicElemengts库中BlackBox模块放到blackbox.mdl窗口中3.自动跳出如下所示对话框，打开顶层代码4.在transpose_fir_config.m中的第26行将UFix_26_0改为Fix_26_13。5.在第66行加入this_block.addFile('mac.vhd'),调用mac.vhd。6.保持并关闭transpose_fir_config.m窗口7.如图链接blackBox模块。8.将XILINXBlockset-Tools库中的ModelSim模块放入blackbox.mdl窗口9.双击BlackBox模块，将Simulationmode选为Externalco-simulator2.ModelSim与Simulink协同仿真10.单击StartSimulation开始仿真，SG自动启动ModelSim软件对HDL代码进行仿真，并将仿真结果传回MATLAB/Simulink，：11.双击Scope模块，并单击Autoscale查看仿真结果。四、打开SG\example\FIR\fir_MAC模型生成hwcosim模块，在操作过程中是否有错误提示，如果有你是如何找到错误提示文件的，给出错误提示文件的路径，参照提示进行修改完成对该设计的硬件协同仿真。实验（四）步骤：1.打开SG\example\FIR\fir_MAC模型。双击SystemGenerator模块，打开NewCompilationTarget...对话框，单击Lade按钮，导入spartan_3e_starter_kit.xml文件，单击SaveZip按钮，保存当前设置。2.再次双击SystemGenerator模块，设定Compilation为HardwareCo-SimulationSpartan_3e_starter_kit。将Targ