变长重复播种BIST与SoC测试的开题报告.docx
上传人:快乐****蜜蜂 上传时间:2024-09-14 格式:DOCX 页数:3 大小:11KB 金币:5 举报 版权申诉
预览加载中,请您耐心等待几秒...

变长重复播种BIST与SoC测试的开题报告.docx

变长重复播种BIST与SoC测试的开题报告.docx

预览

在线预览结束,喜欢就下载吧,查找使用更方便

5 金币

下载此文档

如果您无法下载资料,请参考说明:

1、部分资料下载需要金币,请确保您的账户上有足够的金币

2、已购买过的文档,再次下载不重复扣费

3、资料包下载后请先用软件解压,在使用对应软件打开

变长重复播种BIST与SoC测试的开题报告一、选题背景随着集成电路设计的复杂度不断提高,测试变得越来越重要。测试的主要目的是确保集成电路的正常功能和正确性,保证产品质量。集成电路测试主要包括开发过程中的设计范式检测,设计缺陷检测和后生产的制品可靠性检测。BIST(Built-InSelf-Test)自测试技术是一种集成电路芯片内部自动测试方法。它可以在没有外部测试设备的情况下对集成电路进行测试。BIST主要是通过设计芯片时将测试电路嵌入芯片中,这样就可以使用芯片自身的电路来检测其自身的错误。SoC(SystemonChip)是指在单个集成电路上实现整个计算系统,它通常包括处理器核心、内存、外设、存储器等。SoC已经成为了现代计算机系统的主要形式,但其测试与验证却是一项十分复杂的工作。本课题将着重研究BIST在SoC测试中的应用,通过对变长重复播种BIST算法的研究,来提高SoC测试的效率和准确性。二、研究目的和内容2.1研究目的本研究的主要目的是研究BIST在SoC测试过程中的应用。具体目标如下:1.研究BIST算法的基本原理和相关理论。2.研究SoC测试的基本原理和现有测试方法。3.研究变长重复播种BIST算法在SoC测试中的应用。4.基于变长重复播种BIST算法,设计实现一个支持SoC测试的测试系统。2.2研究内容1.BIST算法的基本原理和相关理论研究。2.SoC测试的基本原理和现有测试方法研究。3.变长重复播种BIST算法在SoC测试中的原理研究。4.基于变长重复播种BIST算法,设计实现一个支持SoC测试的测试系统,包括测试程序的生成、测试执行、测试结果分析等。5.利用测试系统对一些具有典型特征的SoC进行测试验证。三、论文的研究思路和方法3.1研究思路BIST算法在SoC测试中的应用是一项复杂的工作。我们的研究思路是结合SoC的特点,利用变长重复播种BIST算法来提高SoC测试的效率和准确性。我们将进行以下工作:1.研究BIST算法的原理和理论。2.研究SoC的特点和现有测试方法。3.结合SoC的特点,研究BIST在SoC测试中的应用。4.基于变长重复播种BIST算法,设计实现一个支持SoC测试的测试系统。5.利用测试系统对一些具有典型特征的SoC进行测试验证。3.2研究方法本文采用以下研究方法:1.文献综述。通过查阅相关文献,了解BIST算法和SoC测试的研究现状和发展趋势。2.理论研究。对BIST算法和SoC测试相关理论进行深入研究,明确其原理和应用。3.算法设计。基于变长重复播种BIST算法,设计实现一个支持SoC测试的测试系统。4.实验验证。利用测试系统对一些具有典型特征的SoC进行测试验证。四、预期研究成果1.完成对BIST算法在SoC测试中的应用研究,实现对SoC测试效率和准确性的提高。2.设计实现一个支持SoC测试的测试系统,包括测试程序的生成、测试执行、测试结果分析等功能。3.应用测试系统对具有典型特征的SoC进行测试验证,得到有效的测试结果。4.创新性的论文。五、研究进度安排|时间节点|计划完成内容||:-----------|:-----------||第1~2个月|文献综述,对BIST算法和SoC测试的基本概念和相关理论进行研究。||第3~4个月|结合SoC的特点,研究BIST算法在SoC测试中的应用,确定研究方向。||第5~7个月|基于变长重复播种BIST算法,设计实现一个支持SoC测试的测试系统。||第8~10个月|利用测试系统对一些具有典型特征的SoC进行测试验证。||第11~12个月|编写、修改论文,准备答辩。|六、参考文献1.M.Abramovici,M.Breuer,andA.Friedman,DigitalSystemTestingandTestableDesign,RevisedPrinting,1994.2.L.Scheffer,“Testingembeddedcore-basedsystem-on-chipdevices:asurvey”,DesignAutomationforEmbeddedSystems,vol.2,pp.97-118,1997.3.X.Hao,Z.Xiong,L.Wang,J.Yang,andS.Jiang,“ATest-CompressionBISTSchemeforCore-BasedSystems”,JournalofCircuits,SystemsandComputers,vol.17,pp.383-403,2008.4.A.J.vandeGoor,“TestingdeepsubmicronICs:realityandmyths”,inProce