实验二++组合逻辑电路的设计和测试实验内容：1、设计用与非门及用异或门、与门组成的半加器（74LS00、74LS86、74LS08）2、设计一个一位全加器，要求用异或门、与门及或门组成（74LS86、74LS08、74LS32）3、设计一位全加器，要求用与或非门实现（74LS51)4、设计一个对两个两位无符号的二进制数进行比较的电路，根据第一个数是否大于、等于、小于第二个数，使相应的三个输出端中的一个输出为“1”，要求用与门、与非门及或非门实现（74LS08、74LS00、74LS20、74LS02）实验预习要求一、实验目的二、组合逻辑电路的设计流程三、实验设备与器件四、实验内容4、设计一个对两个两位无符号的二进制数进行比较的电路，根据第一个数是否大于、等于、小于第二个数，使相应的三个输出端中的一个输出为“1”，要求用与门、与非门及或非门实现（74LS08、74LS00、74LS20、74LS02）设计原理：１、半加器：两个一位二进制相加，叫做半加，实现半加操作的电路叫半加器。２、全加器：全加器是带进位的加法运算，即两个同位的加数和来自低位的进位三者相加，这种加法运算就是全加，实现全加运算的电路叫做全加器设计步骤：一、半加器1、列出半加器真值表2、写出并化简表达式（用与非门）3、画出逻辑图用异或门、与门组成的半加器逻辑表达式：逻辑图二、全加器1、列出全加器真值表2、写出并化简表达式3、画出逻辑图三、用实验验证上述电路的逻辑功能1、按设计的逻辑电路图连线2、输入端Ai、Bi接实验箱上数据开关，输出端Si、Ci接发光二极管二进制显示插口，按真值表要求，逐次改变输入量，观察相应的输出值，验证逻辑功能，与真值表进行比较，验证所设计的电路是否正确。数据开关如何布线3、每一处接线柱不宜太多，以不超过4个为宜，以防止：(a)接触不良(b)信号发生畸变4、线头朝上，便于教师或小助手检查5、进位位置于高位（最左边）五、实验报告要求电子技术实验箱介绍