实验六MSI组合逻辑电路的逻辑功能测试一、实验目的熟悉中规模全加器、译码器、数据选择器组件的逻辑功能、外形及外引线排列。二、实验仪器与器材1．XST-5B数字电路实验装置、实验模板2．集成电路：74LS283、74LS138、74LS153、74LS1513．导线若干、+5V电源三、预习要求预习半加器、全加器、译码器、数据选择器的逻辑功能。四、实验内容与步骤1．全加器的逻辑功能测试表6-1是全加器的真值表，其中，表示两个加数，表示来自低位的进位，，表示相加后得到的和及进位。将全加器的输入端，，分别接逻辑电平，输出，接状态显示灯（LED），按表6-1所列，，的状态，测试，的相应状态，将测试结果与表6-1进行比较。0000000110010100110110010101011100111111表6-1全加器真值表2．译码器逻辑功能测试表6-2是3线/8线译码器74LS138的真值表。按表中给定的输入状态。测试输出，将测得的结果与表6-2进行比较。输入输出ABC0××10111×100100100100100100100100×××××××××00000101001110010111011111111111111111111111110111111110111111110111111110111111110111111110111111110111111110表6-23．数据选择器逻辑功能测试①表6-3是4选1数据选择器74LS153的功能表，按表中给定的输入状态。测试输出，将测得的结果与表6-3进行比较。选通端选择端数据端输出端EY100000000××0000010110101111×××××××0×××1××0×××1××0×××1××0×××1×××001010101表6-3=2\*GB3②八选一数据选择器74LS151功能测试（自己根据管脚排列和测试结果写出功能表及函数表达式）五、实验报告1、整理实验结果、图表，并对实验结果进行分析讨论。2、写出各芯片的函数表达式。3、总结本次实验体会。