ARM嵌入式系统基础与实践2本章内容ARM公司IP产品概述。ARM编程结构。ARM处理核。ARM处理器。指令流水线本章重点ARM编程结构ARM处理器。本章难点ARM编程结构。回顾2.1ARM公司IP产品概述一软件版本演进各ARM体系结构版本——V3各ARM体系结构版本——V4各ARM体系结构版本——V5、V6各ARM体系结构版本——V7冯·诺依曼体系结构哈佛体系结构E（EnhancedDSPInstructions）：增强的DSP指令，表示由该种处理器/处理器核构成芯片的E变种，增加了一些附加指令用于增强处理器对一些典型DSP算法的处理性能。J：Jazelle是ARM体系结构的一种相关技术，用于在处理器指令层次对JAVA加速。S：表示软核(相对固核、硬核而言）V：具有矢量浮点运算/协处理器，支持单/双精度的浮点运算。Crotex:最新产品，处理器核可以弹性配置。IP核的种类ARM的IP核ARM微处理器系列ARM系列ARM9Marvell(Intel系列)ARM9ESecurCoreCortex2.2ARM编程结构2.2.2ARM数据类型和大小端存储模式ARM存储模式1ARM存储格式22.2.3ARM寄存器组ARM状态下的寄存器组织(1)未分组寄存器R0～R7分组寄存器R8～R12分组寄存器R13～R14堆栈指针—R13子程序连接寄存器—R14程序计数器PC(R15)Thumb状态寄存器Thumb状态各模式下的寄存器处理器模式模式分类处理器模式举例：处理器启动时的模式转换图处理器模式切换2.2.5程序状态寄存器(CPSR/SPSR)ARMv4T体系程序状态寄存器CPRS一、程序状态寄存器的条件码标志了解二、程序状态寄存器的控制位注意：不是所有模式位的组合都定义了有效的处理器模式，如果使用了错误的设置，将引起一个无法恢复的错误。ARMv6体系的CPSR（教材表2.5）（了解）：J位：用于表示ARM处理器是否处于Jazelle状态：J=0，表示处于ARM或Thumb状态；J=1，表示处于Jazelle状态GE[3：0]位:表示指令操作的半字或者字节本身进行加减法运算后的结果同0比较大于或等于。E位:该位用于确定存储操作时是大端模式还是小端模式。A位:自动设定，用于防止不严密的数据终止操作。2.2.6ARM异常一、进入和返回异常的响应异常响应伪代码描述程序A从异常返回图示退出异常过程异常向量表（ExceptionVectors）异常向量是异常服务程序的入口，在某些ARM的应用中，允许异常向量的位置由32位地址空间低端的正常位置0x00000000~0x0000001C，移到地址空间高端的另一地址范围0xFFFF0000~0xFFFF001C。这些改变后的地址位置称为高端向量。由ImplementationDefined决定是否支持高端向量。如果支持，则在输入硬件配置时，选择是使用正常向量还是高端向量。异常优先级（ExceptionPriorities）二、ARM体系所支持的异常类型RESET(复位)UndefinedInstruction(未定义指令)SoftwareInterrupt(软件中断)ABORT（中止异常）IRQ（InterruptRequest）FIQ（FastInterruptRequest）总结:R14寄存器中的PC值及退出异常时推荐指令应用程序中的异常处理2.3ARM处理器核ARM7TDMI处理核框图ARM7TDMICPU核结构图ARM7TDMI内核信号2.4ARM处理器2.4ARM处理器ARM720T处理器功能模块框图ARM920T处理器功能模块框图2.5指令流水线为增加处理器指令流的速度，ARM7系列使用3级流水线.允许多个操作同时处理，比逐条指令执行要快PC指向正被取指的指令，而非正在执行的指令最佳流水线ARM的流水线设计问题ARM9TDMI流水线的变化ARM的5级流水线项目本章小结4ARM状态下的寄存器（37个）5ARM处理器工作模式USRSYSSVCFIQIRQABTUND6异常种类：RESETUNDSWIABT(取指)IRQFIQABT(数据);向量地址:0X000X040X08…0X1C;向量优先级:RESETABT(数据)FIQIRQABT(取指)UNDSW7ARM处理器核和处理器8指令流水线作业