第9章输入输出系统第8章输入输出系统第8章输入输出系统9.1输入/输出系统概述9.1输入/输出系统概述9.1输入/输出系统概述9.1输入/输出系统概述9.1输入/输出系统概述9.1输入/输出系统概述9.2输入/输出接口9.2输入/输出接口9.2.1接口的功能9.2.1接口的功能9.2.2接口的组织9.2.3接口的类型图9-3串行传送字符代码格式9.2.3接口的类型9.2.3接口的类型9.3系统总线9.3系统总线9.3.1总线结构9.3.1总线结构9.3.1总线结构9.3.1总线结构9.3.1总线结构图9-6双总线结构示意图9.3.1总线结构图9-7三总线结构示意图9.3.2总线的控制方式9.3.2总线的控制方式9.3.2总线的控制方式9.3.2总线的控制方式9.3.2总线的控制方式9.4输入/输出的连接方式9.4输入/输出的连接方式9.4.1总线型图9-11总线型系统结构9.4.2辐射型图9-12辐射型连接9.4.3通道型9.4.3通道型9.4.3通道型9.4.4输入/输出处理机型9.4.4输入/输出处理机型9.5信息交换的控制方式9.6程序直接控制方式9.6程序直接控制方式9.6.1查询查询的基本思想和工作流程图9-13程序直接控制方式流程9.6.2程序查询控制方式接口9.6.2程序查询控制方式接口图9-14程序直接控制方式接口9.6.3设备状态字9.6.4输入/输出管理程序举例9.6.4输入/输出管理程序举例9.7程序中断控制方式9.7程序中断控制方式9.7.1中断概述9.7.1中断概述图9-16中断类型9.7.2中断请求的发送与屏蔽9.7.2中断请求的发送与屏蔽9.7.2中断请求的发送与屏蔽9.7.2中断请求的发送与屏蔽图9-17屏蔽码送设备接口9.7.2中断请求的发送与屏蔽(a)封锁INR的D端9.7.3中断优先级9.7.3中断优先级图9-19二维优先级示意图9.7.4单级中断处理和多重中断处理9.7.4单级中断处理和多重中断处理9.7.4单级中断处理和多重中断处理9.7.5使用屏蔽码改变优先等级9.7.5使用屏蔽码改变优先等级发送设备图9-21CPU运行轨迹9.7.6中断的处理过程9.7.6中断的处理过程图9-22中断处理过程9.7.7中断响应9.7.8中断识别9.7.8中断识别图9-24串行排队判别及向量编码逻辑电路9.7.8中断识别图9-25独立请求方式的优先排队逻辑电路9.7.8中断识别00000H9.7.9中断服务和中断返回9.7.9中断服务和中断返回9.7.10程序中断方式接口9.7.10程序中断方式接口9.7.10程序中断方式接口图9-27程序中断方式接口的基本结构9.8DMA方式9.8DMA方式9.8.1DMA传送9.8.1DMA传送9.8.2DMA主要操作过程9.8.2DMA主要操作过程9.8.2DMA主要操作过程9.8.3基本的DMA控制器图9-30基本的DMA控制器组成9.8.4其他DMA控制器图9-31选择型DMA控制器9.8.4其他DMA控制器9.9通道方式9.9通道方式9.9通道方式9.9.1通道的概念图9-32大型、中型计算机系统的典型结构9.9.1通道的概念9.9.2通道的类型9.9.2通道的类型图9-34选择通道原理示意9.9.2通道的类型9.9.3通道结构的发展9.9.3通道结构的发展