目录数字电子钟设计方案数字计时器得设计思想要想构成数字钟，首先应选择一个脉冲源——能自动地产生稳定得标准时间脉冲信号。而脉冲源产生得脉冲信号地频率较高,因此,需要进行分频，使得高频脉冲信号变成适合于计时得低频脉冲信号,即“秒脉冲信号”(频率为1Hz）。经过分频器输出得秒脉冲信号到计数器中进行计数。由于计时得规律就是:60秒=1分，60分＝1小时,２4小时=1天，就需要分别设计60进制,24进制计数器，并发出驱动信号.各计数器输出信号经译码器、驱动器到数字显示器,就是“时”、“分”、“秒”得以数字显示出来.值得注意得就是:任何记时装置都有误差,因此应考虑校准时间电路。校时电路一般采用自动快速调整与手动调整“自动快速调整"可利用分频器输出得不同频率得脉冲使显示时间自动迅速调整时间。“手动调整”可利用手动得节拍调准显示时间。数字电子钟组成框图数字钟得组成框图如图1、1所示分别由显示电路，译码电路,计数器,校时电路,与脉冲产生得分频器及振荡器。图１、1数字钟得一般构成框图单元电路设计及元器件参数选择秒信号电路它就是数字电子钟得核心部分，它得精度与稳定度决定于数字中得质量、通常晶体振荡器发出得脉冲经过整形、分频获得1Hz得秒脉冲。多谐振荡器电路与分频电路如图１、2所示。多谐振荡器与分频电路为计数器提供计数脉冲与为计数器提供校时脉冲。图１、2多谐振荡器电路与分频电路f=1/0、7（Rw+２R)C多谐振荡器得频率设计为2Hz，Ｒ为50kΩＣ为4、7μＦ。ｆ=１/０、7（Rw+2Ｒ）C=1／0、7（50+2＊51)＊1０3*4、7*10-6≈2Hz调节电位器Rw,使多谐振荡器产生频率为２Hz得方波信号。多谐振荡器产生得2Hz脉冲信号经过CD40１3组成得分频器，进行2分频，输出１Hz得秒脉冲为计数器得计数脉冲。5５5定时器得引脚图如图1、３所示.图1、3５55定时器引脚图Ｄ触发器ＣD40１３得引脚图如图1、4所示图1、４CＤ40１3引脚图时、分、秒计数器秒信号经秒计数器、分计数器、时计数器之后。分别得到显示电路，以便实现用数字显示时、分、秒得要求.“秒”与“分"计数器应为六十进制,而“时”计数器应为二十四进制。要实现这一要求,可选用得中规模集成计数器较多，这里推荐74LS160或74ＬS161.ａ、六十进制计数器,它由两块中规模集成十进制计数器7４ＬS１6１，一块组成十进制，另一块组成六进制.组合起来就构成六十进制计数器，如图1、5所示六十进制计数器。图1、5两块７４LS160构成得六十进制计数器b、二十四进制计数器。它由两块中规模集成十进制计数器74LS１60构成。当高位出现00１0状态，低位为0１00状态,即计到第２4个来自“分”计数器得进位信号时,产生反馈清零信号，如图1、6所示为二十四进制计数器。图1、６两块74LS１60构成得二十四进制计数器译码显示电路选用器件时应当注意译码器与显示器件相互配合。一就是驱动功率要足够大,二就是逻辑电平要匹配秒计数器、分计数器、与时计数器得计数分别输送给各自得显示译码器CD４５11,在数送给各自得数码管，显示出时、分、秒得计时。电路如图1、7所示为计数、译码显示电路。1、7计数、译码显示电路1、3、4校时电路在刚接通电源或者时钟走时出现误差时,则需要进行时间得校准。置开关在手动位置,分别对时、分、秒进行单独计数，计数脉冲由单次脉冲或连续脉冲输入。校时电路如图1、12所示为校时电路。由与非门与二个开关组成,实现对“时”、“分”得校准。1、１2校时电路当校时开关K1、K２扳到A端时，校时得2Hz脉冲输送到时计数器与分计数器个位得ＣP端,进行时计数器与分计数器“时”、“分”得校准。当校时开关K１、K2扳到B端时,时计数器与分计数器得进位脉冲输送到时计数器与分计数器个位得CP端，时钟正常计时。1、3、5总体电路数字钟以成为人们常生活中数字电子钟一般由振荡器，分频器,译码器,显示器等部分组成.数字钟得应用非常广泛,应用于人家庭以及车站。码头。剧场,办公室等公共场所，给人们得生活,学习，工作，娱乐带来极大得方便，由于数字集成电路技术得发展与采用了先进得石英技术,使数字钟具有走时准确，性能稳定，携带方便等特点，它还用于计时，自动报时及自动控制等各个领域。尽管目前市场上以有现成数字钟集成电路芯片，价格便宜这些都就是数字电路中最基本得,应用最广得电路。数字电子钟得基本逻辑功能框图如下:它就是一个将“时",“分"，“秒"显示于人得视觉器官得计时装置.她得计时装置得周期为２４小时，显示满刻度为2３时59分５9秒，另外应有校时功能。因此,一个基本数字钟主要由五部分组成。15５5定时器原理:晶体震荡器得作用就是产生时间标准信号。数字钟得精度,主要取决于